High-Speed Clock Network Design

High-Speed Clock Network Design

High-Speed Clock Network Design is a collection of design concepts, techniques and research works from the author for clock distribution in microprocessors and high-performance chips. It is organized in 11 chapters

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Zhu, Qing K. (VerfasserIn)
Format: Elektronisch E-Book
Sprache:English
Veröffentlicht: Boston, MA Springer US 2003
Schlagworte:
Engineering
Circuits and Systems
Electrical Engineering
Computer-Aided Engineering (CAD, CAE) and Design
Computer-aided engineering
Electrical engineering
Electronic circuits
Online-Zugang:DE-573
DE-634
URL des Erstveröffentlichers
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!

Wegen Wartungsarbeiten nicht verfügbar

Unser Bibliotheksverwaltungssystem ist momentan wegen Wartungsarbeiten nicht verfügbar.

Bestandes- und Verfügbarkeitsinformationen können momentan leider nicht angezeigt werden. Wir entschuldigen uns für die Umstände und stehen für weitere Fragen gerne zur Verfügung:

it.bib-wue@thws.de

Online

DE-573
DE-634
URL des Erstveröffentlichers

Ähnliche Einträge