Low-Power Deep Sub-Micron CMOS Logic Sub-threshold Current Reduction

Low-Power Deep Sub-Micron CMOS Logic Sub-threshold Current Reduction

1. 1 Power-dissipation trends in CMOS circuits Shrinking device geometry, growing chip area and increased data-processing speed performance are technological trends in the integrated circuit industry to enlarge chip functionality. Already in 1965 Gordon Moore predicted that the total number of devic...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Meer, P. R. van der (VerfasserIn), Staveren, A. van (VerfasserIn), Roermund, A. H. M. van (VerfasserIn)
Format: Elektronisch E-Book
Sprache:English
Veröffentlicht: Boston, MA Springer US 2004
Schriftenreihe:The Kluwer International Series in Engineering and Computer Science, Analog Circuits and Signal Processing 841
Schlagworte:
Engineering
Electrical Engineering
Engineering Design
Theory of Computation
Electronics and Microelectronics, Instrumentation
Computers
Engineering design
Electrical engineering
Electronics
Microelectronics
CMOS-Schaltung
Hochschulschrift
Online-Zugang:DE-573
DE-634
URL des Erstveröffentlichers
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!

Wegen Wartungsarbeiten nicht verfügbar

Unser Bibliotheksverwaltungssystem ist momentan wegen Wartungsarbeiten nicht verfügbar.

Bestandes- und Verfügbarkeitsinformationen können momentan leider nicht angezeigt werden. Wir entschuldigen uns für die Umstände und stehen für weitere Fragen gerne zur Verfügung:

it.bib-wue@thws.de

Online

DE-573
DE-634
URL des Erstveröffentlichers

Ähnliche Einträge