System-on-chip test architectures nanometer design for testability

System-on-chip test architectures nanometer design for testability

Weitere Versionen anzeigen (5)
Gespeichert in:
Bibliographische Detailangaben
Format: Buch
Sprache:English
Veröffentlicht: Amsterdam [u.a.] Elsevier/Morgan Kaufmann Publ. 2008
Schriftenreihe:The Morgan Kaufmann series in systems on silicon
Schlagworte:
Systems on a chip / Testing
Integrated circuits / Very large scale integration / Testing
Integrated circuits / Very large scale integration / Design
Integrated circuits > Very large scale integration > Design
Integrated circuits > Very large scale integration > Testing
Systems on a chip > Testing
VLSI
Patentschrift
Online-Zugang:Inhaltsverzeichnis
Beschreibung für Leser
Table of contents only
Publisher description
Inhaltsverzeichnis
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!

Wegen Wartungsarbeiten nicht verfügbar

Unser Bibliotheksverwaltungssystem ist momentan wegen Wartungsarbeiten nicht verfügbar.

Bestandes- und Verfügbarkeitsinformationen können momentan leider nicht angezeigt werden. Wir entschuldigen uns für die Umstände und stehen für weitere Fragen gerne zur Verfügung:

it.bib-wue@thws.de

Online

Inhaltsverzeichnis
Beschreibung für Leser
Table of contents only
Publisher description
Inhaltsverzeichnis

Ähnliche Einträge