改进溢出判断电路的设计与仿真研究

传统数字芯片电路中，固定字长有符号数的加法或减法运算的溢出判断需要等到加法／减法运算结束之后才能进行。以四位有符号数加法／减法运算溢出判断逻辑为例提出一种改进的设计方式，能够在加法／减法运算结束之前对操作数进行判断，从而决定是否有溢出现象的发生。仿真发现，改进后的电路无论在规模上还是在运算速度上都有很大改善。