基于FPGA的异步FIFO的设计方案及性能

分析了电子电路设计中异步FIFO设计的两个关键性难点：避免亚稳态现象的出现和空满状态的判断。为解决这两个问题,文中提出了四种方案：基于格雷码、基于移位码的、基于状态标志和基于区间地址的设计方案。设计方案均采用VHDL实现,并在FPGA的基础上进行仿真验证。结果显示这四种方案虽性能迥异,相差较大,但都有其独特的优势之处,能较好的完成异步FIFO的功能。