Design and Optimization of a Low-Power RISC-V Processor for NDIR Measurement of CO2 Levels

En diversos camps com el monitoratge ambiental, els sensors intel·ligents i l'IoT, la demanda creixent de dispositius de baix consum ha suscitat un interès creixent en el desenvolupament de processadors d'alt rendiment i energèticament eficients. En aquesta recerca constant, l'arquite...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Núñez Prieto, Ricardo
Format: Web Resource
Sprache:eng
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:En diversos camps com el monitoratge ambiental, els sensors intel·ligents i l'IoT, la demanda creixent de dispositius de baix consum ha suscitat un interès creixent en el desenvolupament de processadors d'alt rendiment i energèticament eficients. En aquesta recerca constant, l'arquitectura RISC-V emergeix com una solució prometedora i en els darrers anys ha guanyat popularitat com una alternativa de codi obert i personalitzable davant les arquitectures de conjunts d'instruccions propietàries. Aquesta tesi presenta el disseny, implementació i anàlisi de rendiment de RisCO2, un microprocessador RISC-V dissenyat a mida. Està especialment optimitzat per a dispositius IoT de baix consum i, més concretament, en el seu ús en sensors de CO2 infrarojos no dispersius (NDIR) per a la monitorització mediambiental i el control de la qualitat de l'aire. El desenvolupament s'ha basat en un procés de disseny iteratiu que utilitza una implementació a FPGA. Aquest procés integra modificacions arquitectòniques de manera incremental amb l'objectiu de reduir el consum d'energia i el temps de càlcul, sense comprometre'n el rendiment general. Inicialment, es va partir d'un nucli bàsic RV32I, cosa que va facilitar la comprensió de les característiques essencials del conjunt d'instruccions RISC-V (ISA) i va destacar la flexibilitat del disseny modular. A mesura que el projecte progressava, es van afegir al processador extensions i unitats funcionals cada cop més especialitzades. Hem enfocat els nostres esforços en la verificació i la validació del disseny del processador. Utilitzem simulacions RTL per confirmar que el disseny compleix les especificacions de l'ISA i per assegurar-ne el funcionament correcte. Comparem els resultats en diferents plataformes de simulació, com ara Vivado i SEGGER Embedded Studio, per garantir la coherència en l'execució d'instruccions. En fases posteriors, optimitzem l'arquitectura eliminant components innecessaris i simplificant mòduls, fet que va resultar en un disseny més eficient en termes d'espai i consum d'energia. El programa de test que hem fet servir per avaluar el rendiment del processador utilitza la tècnica de demodulació digital en quadratura per al processament del senyal del sensor. Després, l'aplicació calcula la concentració de CO2 utilitzant la llei de Beer-Lambert, que descriu el mecanisme d'absorció de la llum en un medi gasós. L'estudi realitza també una anàlisi comparativa amb altres processadors de referència RISC-V ja establerts