Leakage-suppressed clock-gating circuit with zigzag super cut-OFF CMOS (ZSCCMOS) for leakage-dominant sub-70-nm and sub-1-V-VDD lsis

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	IEEE transactions on very large scale integration (VLSI) systems 2006-04, Vol.14 (4), p.430-435
Hauptverfasser:	MIN, Kyeong-Sik, CHOI, Hun-Dae, CHOI, H.-Y, KAWAGUCHI, Hiroshi, SAKURAI, Takayasu
Format:	Artikel
Sprache:	eng
Schlagworte:	Applied sciences Design. Technologies. Operation analysis. Testing Electronics Exact sciences and technology Integrated circuits Semiconductor electronics. Microelectronics. Optoelectronics. Solid state devices
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!