A 1.0-GHz 0.6-[mu]m 8-bit carry lookahead adder using PLA-styled all-N-transistor logic

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	IEEE transactions on circuits and systems. 2, Analog and digital signal processing Analog and digital signal processing, 2000-02, Vol.47 (2), p.133
Hauptverfasser:	Wang, Chua-Chin, Huang, Chenn-Jung, Tsai, Kun-Chu
Format:	Artikel
Sprache:	eng
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!