High-Speed Clock Network Design

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	IEEE circuits and devices magazine 2004-09, Vol.20 (5), p.36-36
1. Verfasser:	Wu, P.B.
Format:	Artikel
Sprache:	eng
Schlagworte:	Clocks Delay Design automation Energy consumption Integrated circuit interconnections Packaging Phase locked loops Semiconductor device noise Timing Very large scale integration
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!