Analysis of 4H-SiC MOS capacitors on macro-stepped surfaces

In this study, we analyze the electrical properties of MOS capacitors fabricated on different surface morphologies. Comparing a standard, low-roughness (

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	2016 European Conference on Silicon Carbide & Related Materials (ECSCRM) 2017-05, Vol.897, p.1-1
Hauptverfasser:	Camarda, Massimo, Woerle, Judith, Souliere, Veronique, Ferro, Gabriel, Sigg, Hans, Grossner, Ulrike, Gobrecht, Jens
Format:	Artikel
Sprache:	eng
Schlagworte:	Annealing Capacitors CVD Electrical properties faceting interface state traps liquid silicon macrosteps MOSFET Rough surfaces Roughness Silicon Silicon carbide step bunching Surface morphology Surface roughness
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Schreiben Sie den ersten Kommentar!