Design Consideration of Bulk FinFETs Devices With n+/p+/n+ Gate and p+/n+ Gate for Sub-50-nm DRAM Cell Transistors

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	IEEE transactions on nanotechnology 2008-07, Vol.7 (4), p.427-433
Hauptverfasser:	PARK, Ki-Heung, YOUNG MIN KIM, CHOI, Byung-Kil, HAN, Kyoung-Rok, LEE, Jong-Ho
Format:	Artikel
Sprache:	eng
Schlagworte:	Applied sciences Design. Technologies. Operation analysis. Testing Electronics Exact sciences and technology Integrated circuits Integrated circuits by function (including memories and processors) Semiconductor electronics. Microelectronics. Optoelectronics. Solid state devices Transistors
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!