Design of a low-power 32K CMOS programmable delay-line memory

Gespeichert in:
Bibliographische Detailangaben
Veröffentlicht in:IEEE journal of solid-state circuits 1990-02, Vol.25 (1), p.234-238
Hauptverfasser: KOBCHAI DEJHAN, DEMASSIEUX, N, COLAVIN, O, GALISSON, A, ARTIERI, A, JUTAND, F
Format: Artikel
Sprache:eng
Schlagworte:
Online-Zugang:Volltext
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:
ISSN:0018-9200
1558-173X
DOI:10.1109/4.50309