A sub-10ps multi-phase sampling system using redundancy

A sub-10ps multi-phase sampling system using redundancy

The feasibility of sampling with clock phases spaced by a bin size of

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Li-min Lee, Chih-Kong Ken Yang
Format: Tagungsbericht
Sprache:eng
Schlagworte:
Circuits
Clocks
Jitter
Noise reduction
Phase measurement
Phase noise
Redundancy
Sampling methods
System testing
Voltage
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:The feasibility of sampling with clock phases spaced by a bin size of
ISSN:0193-6530
2376-8606
DOI:10.1109/ISSCC.2005.1494093