IMAGE-PROCESSING PROCESSOR

Der Anmeldungsgegenstand betrifft im wesentlichen eine Matrixanordnung von Prozessoreinheiten, wobei jede Prozessoreinheit neben einer arithmetisch-logischen Einheit (ALU2) und einer Ergebnisregisterbank (REGF) noch eine weitere arithmetisch-logische Einheit (ALU1), eine Multiplizier/Addier-Einheit...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: HACHMANN, ULRICH, RAMACHER, ULRICH, BRUELS, NIKOLAUS, SCHACKOW, ALEXANDER, RAAB, WOLFGANG, GLIESE, JOERG, SCHUEFFNY, RENE
Format: Patent
Sprache:eng ; fre ; ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Der Anmeldungsgegenstand betrifft im wesentlichen eine Matrixanordnung von Prozessoreinheiten, wobei jede Prozessoreinheit neben einer arithmetisch-logischen Einheit (ALU2) und einer Ergebnisregisterbank (REGF) noch eine weitere arithmetisch-logische Einheit (ALU1), eine Multiplizier/Addier-Einheit (MA), einen Teilspeicher (ISB) eines verteilten Bildschirmausschnittspeichers und einen lokalen Allzweckspeicher (GBM) aufweist. Der Prozessor zeichnet sich durch eine hohe Bearbeitungsgeschwindigkeit bei geringer Chipfläche aus und ermöglicht eine Echtzeitverarbeitung auch bei rechenintensiven Bildverarbeitungsverfahren wie 2D-Faltung, Gabor-Transformation, Gauss- oder Laplace-Pyramide, Block Matching, DCT oder MPEG2. The invention essentially concerns a matrix array of processor units, each processor unit having an arithmetic logic unit (ALU2) and a result-registering bank (REGF) as well as an additional arithmetic logic unit (ALU1), a multiplier/adder (MA), one storage unit (ISB) of a divided screen-section memory and a local general-purpose memory (GPM). The processor is characterized by its high data-processing speed for a small chip surface and makes real-time processing possible even with calculation-intensive image-processing techniques such as 2D-folding, Gabor transformation, Gauss or Laplace pyramids, block matching, DCT and MPEG2. L'invention concerne essentiellement un groupement matriciel de processeurs, dans lequel chaque processeur comporte, outre une unité arithmétique et logique (ALU2) et une base de registres de résultats (REGF), une autre unité arithmétique et logique (ALU1), un multiplieur/additionneur (MA), un tampon de segments d'images (ISB) d'une mémoire de segments d'écran répartie, et une mémoire banalisée locale (GBM). Le processeur, caractérisé par une grande vitesse de traitement malgré une petite surface de puce, permet un traitement en temps réel, même pour des techniques de traitement d'images impliquant des calculs intensifs comme le pliage 2D, la transformation de Gabor, la pyramide de Gauss ou de Laplace, la mise en correspondance de blocs, la TCD ou la MPEG2.