HIGH AVAILABLE ERROR SELF-RECOVERING SHARED CACHE FOR MULTIPROCESSOR SYSTEMS

A high available shared cache memory in a tightly coupled multiprocessor system provides an error self-recovery mechanism for errors in the associated cache directory or the shared cache itself. After an error in a congruence class of the cache is indicated by an error status register, self-recovery is accomplished by invalidating all the entries in the shared cache directory means of the accessed congruence class by resetting Valid bits to "0" and by setting the Parity bit to a correct value, wherein the request for data to the main memory is not cancelled. Multiple bit failures in the cached data are recovered by setting the Valid bit in the matching column to "0". The processor reissues the request for data, which is loaded into the processor's private cache and the shared cache as well. Further requests to this data by other processors are served by the shared cache. La mémoire cache commune à grande disponibilité décrite, dans un système multiprocesseur à couplage étroit, comporte un mécanisme d'auto-redressement d'erreur dans le répertoire cache associé ou la cache commune elle-même. Après qu'une erreur dans une classe de congruence de la cache a été signalée par un registre d'état d'erreur, le mécanisme assure l'auto-redressement en invalidant toutes les entrées dans le répertoire de cache commun de la classe de congruence sollicitée, en mettant les bits de validité sur "0" et en mettant le bit de parité à la valeur correcte, la demande de données adressée à la mémoire principale n'étant pas annulée. Le mécanisme redresse les erreurs multiples sur les bits dans les données de la mémoire cache en mettant les bits de validité de la colonne correspondante sur "0". Le processeur émet à nouveau la demande de données, qui est chargée dans la cache particulière du processeur ainsi que dans la cache commune. Les demandes ultérieures concernant ces données effectuées par d'autres processeurs sont servies par la cache commune.