LOGIC CELL AND ROUTING ARCHITECTURE IN A FIELD PROGRAMMABLE GATE ARRAY

The present invention provides for an FPGA integrated circuit having an array of logic cells (10) and interconnect lines (X1, X2, X3) interconnected by programmable switches (24-29), each formed from a nonvolatile memory cell. The logic cell (10) is designed to provide logic or memory functions according to the setting of programmable switches (30-33) within the cell. The logic cells in the array are interconnectable by a hierarchy of local, long and global wiring segments. The interconnections are made by the setting of programmable switches between wiring segments. La présente invention concerne un circuit FPGA intégré. Ce circuit comprend un ensemble de cellules logiques (10) et de lignes de connexion (X1, X2, X3) connectées entre elles par des commutateurs programmables (24-29), et formées chacune d'une cellule de mémoire non volatile. La cellule logique (10) est prévue pour assurer des fonctions de mémoire ou de logique selon le réglage des commutateurs programmables (30-33) à l'intérieur de la cellule. Les cellules logiques dans l'ensemble sont connectées par une hiérarchie de segments de câblage locaux, longs et globaux. Les connexions sont effectuées par le réglage des commutateurs programmables entre les segments de câblage.