BUS-TO-BUS BRIDGE

A computer system that has two buses (30, 32) with different memory addressing capacities and a first bus master (36) that generates M-bit addresses is provided with a bridge (34) between the two buses. In order to generate N-bit addresses for use on the second bus (30), a direct memory access (DMA) controller (50) on the bridge produces P bits, where P + M = N. The P bits are concentrated with the M bits to form an N-bit address used on the second bus (30) to address memory (40). The addition of P bits reallocates the memory segment addressable by the M-bits to any location within the memory map addressable by an N-bit address. La présente invention concerne un système informatique qui comporte deux bus (30, 32) ayant différentes capacités d'adressage de mémoires, et un premier bus maître (36) qui produit des adresses à M bits est pourvu d'un pont (34) entre les deux bus. Afin de produire des adresses à N bits devant être utilisées sur le deuxième bus (30), un gestionnaire (50) d'accès direct à la mémoire (DMA), sur le pont, produit P bits, avec P + M = N. Les P bits sont réunis aux M bits pour constituer une adresse à N bits utilisée sur le deuxième bus (30) pour adresser la mémoire (40). L'addition de P bits réattribue le segment de mémoire adressable par les M bits à tout emplacement de la configuration mémoire adressable par une adresse à N bits.