METHOD FOR DECODING GUEST INSTRUCTIONS FOR A HOST COMPUTER
A system for decoding guest instructions includes an emulation routine store in host processor addressable memory having a set of emulation programs beginning at corresponding emulation program addresses. A sequence of guest instructions is stored in the host processor addressable memory, and logic...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A system for decoding guest instructions includes an emulation routine store in host processor addressable memory having a set of emulation programs beginning at corresponding emulation program addresses. A sequence of guest instructions is stored in the host processor addressable memory, and logic is provided which retrieves a current guest instruction in the sequence and jumps directly to an emulation program address in response to the current guest instruction. The emulation routine store is optimized by dividing it into a dispatch table having a set of dispatch entries and an emulation routine store storing a set of emulation entries. Each dispatch entry includes a plurality of host instructions of the emulation program corresponding to a particular guest instruction. The plurality of host instructions in a dispatch entry includes a host jump instruction which causes a jump to an emulation entry. The emulation entry stores a host instruction routine which includes host instructions to decode and prefetch guest instructions to form an emulation program address to a dispatch entry for a next guest instruction, and the jump directly to the dispatch entry.
Système de décodage d'instructions d'un système source comprenant une unité de stockage de programmes d'émulation qui est situé dans une mémoire adressable par le processeur central cible et qui renferme un ensemble de programmes d'émulation commençant aux adresses de programmes d'émulation correspondantes. Une séquence d'instructions d'un système source est stockée dans la mémoire adressable par le processeur central d'un système cible, et une logique est prévue pour récupérer une instruction courante d'un système source dans la séquence et pour se brancher directement sur une adresse du programme d'émulation en réponse à l'instruction courante d'un système source. L'unité de stockage de programmes d'émulation est optimisée par sa division sous forme d'une table de répartition comprenant un groupe d'entrées de répartition et une unité de stockage de programmes d'émulation qui conserve en mémoire un groupe d'entrées d'émulation. Chaque entrée de répartition comporte une pluralité d'instructions d'un système cible du programme d'émulation correspondant à une instruction d'un système source spécifique. Les diverses instructions du d'un système cible situées dans une entrée de répartition comprennent une instruction de branchement d'un système cible qui provoque un branchement à une entrée d'émulation. L'en |
---|