METHOD OF FORMING SEMICONDUCTOR INTEGRATED CIRCUIT WITH POLYSILICON-FILLED TRENCH ISOLATION
A process of manufacturing a trench-isolated semiconductor structure comprises forming a first 'pad' (e.g. MOS gate) oxide layer on a first surface of a silicon substrate. An oxide etch protective layer of silicon nitride is selectively formed on a first portion of the pad oxide layer so a...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A process of manufacturing a trench-isolated semiconductor structure comprises forming a first 'pad' (e.g. MOS gate) oxide layer on a first surface of a silicon substrate. An oxide etch protective layer of silicon nitride is selectively formed on a first portion of the pad oxide layer so as to overlie a first surface portion of the silicon substrate in which active device regions will be introduced. A second oxide layer is then deposited on the pad oxide layer and on the nitride layer. The dual oxide layer is then patterned to form a trench mask which exposes a second surface portion of the silicon substrate. An etchant is then applied to the structure so as to etch away material from the silicon substrate exposed by the second surface portion and a portion of the second oxide layer, thereby forming a trench in the second surface portion of the silicon substrate. After any remaining portion of the second oxide layer is removed, local oxidation of the structure is perfomed so as to form a third oxide layer in the trench and a field oxide at surface portions of the substrate adjacent to the nitride layer. A layer of polysilicon is non-selectively deposited over the entire structure to fill the oxide-lined trench and then polished down to the nitride layer which serves as a polishing stop. The nitride is then stripped off the pad oxide in preparation for device region processing.
Procédé de fabrication d'une structure à semi-conducteurs isolée au moyen de tranchée et comprenant la constitution d'une première couche d'oxyde sous forme d'une pastille (par exemple, une porte MOS) sur une première surface d'un substrat de silicium. On forme sélectivement une couche de protection d'attaque d'oxyde en nitrure de silicium sur une première partie de la couche d'oxyde en pastille, de façon à recouvrir une première partie de surface du substrat de silicium, dans laquelle on introduira les régions actives du dispositif. On dépose ensuite une deuxième couche d'oxyde sur la couche d'oxyde en pastille, ainsi que sur la couche de nitrure. On traite ensuite la configuration de la double couche d'oxyde, de façon à constituer un masque à tranchée exposant une deuxième partie de surface du substrat de silicium. On applique ensuite un réactif d'attaque à la structure, de façon à retirer du matériel du substrat de silicium exposé par la deuxième partie de surface et par une partie de la deuxième couche d'oxyde, ce qui crée une tranchée dans la deuxième partie de surface du substr |
---|