ASYNCHRONOUS MODULAR BUS ARCHITECTURE WITH BURST CAPABILITY

An asynchronous computer bus (120) providing transfers of data on consecutive processor clock cycles. The bus comprising consecutive data transfer commence indication means (620, 630), starting address transmission means (401, 501), consecutive data transfer indication means (506, 606), and data transmission means (120). The invention provides for the ''burst'' capabilities of modern processors wherein entire blocks of data are transmitted within a single request. Bus d'ordinateur asynchrone (120) effectuant des transferts de données à des cycles d'horloge de processeur consécutifs. Le bus comprend des moyens (620-630) indiquant le commencement du transfert de données consécutives, des moyens (401, 501) de transmission d'adresse de départ, des moyens (506-606) indiquant le transfert des données consécutives et des moyens de transmission de données (120). L'invention permet de conférer une capacité de mode en rafale à des processeurs modernes, dans lesquels des blocs de données entiers sont transmis au cours d'une seule demande.