DELAY STAGE FOR A CLOCK GENERATOR
Un etage de temporisation (30, 50) recoit des signaux d'entree sur une borne d'entree (16) et un courant a partir de bornes de courant (12, 14). Un circuit detecteur (30) est connecte entre les bornes de courant (12, 14) et a la borne d'entree (16) pour recevoir les signaux d'ent...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Patent |
| Sprache: | eng |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | Un etage de temporisation (30, 50) recoit des signaux d'entree sur une borne d'entree (16) et un courant a partir de bornes de courant (12, 14). Un circuit detecteur (30) est connecte entre les bornes de courant (12, 14) et a la borne d'entree (16) pour recevoir les signaux d'entree et pour generer un signal de detection lors de la detection d'un niveau predetermine du signal d'entree. Un circuit tampon (50) est connecte entre les bornes de courant (12, 14) et au circuit detecteur (30) pour recevoir le signal de detection sans charge capacitive du circuit detecteur (30). |
|---|