NON-PLANAR TRANSISTOR STRUCTURES AND METHODS OF MANUFACTURING THEREOF

A method for fabricating semiconductor devices is disclosed. The method includes forming a first fin structure and a second fin structure in a first region and a second region of a substrate, respectively, wherein the first and second fin structure and the substrate comprise a first semiconductor material; forming a first liner structure and a second liner structure at least extending along sidewalls of the first fin structure and sidewalls of the second fin structure, respectively; replacing an upper portion of the second fin structure with a second semiconductor material, while leaving the first fin structure substantially intact; and exposing a top surface and upper sidewalls of the first fin structure, and a top surface and upper sidewalls of the second fin structure. Est divulgué un procédé de fabrication de dispositifs à semi-conducteurs. Le procédé consiste à former une première structure d'ailette et d'une seconde structure d'ailette dans une première région et une seconde région d'un substrat, respectivement, les première et seconde structures d'ailette et le substrat comprenant un premier matériau semi-conducteur ; former une première structure de revêtement et une seconde structure de revêtement s'étendant au moins le long de parois latérales de la première structure d'ailette et de parois latérales de la seconde structure d'ailette, respectivement ; remplacer une partie supérieure de la seconde structure d'ailette par un second matériau semi-conducteur, tout en laissant la première structure d'ailette sensiblement intacte ; et exposer une surface supérieure et des parois latérales supérieures de la première structure d'ailette, et une surface supérieure et des parois latérales supérieures de la seconde structure d'ailette.