SEMICONDUCTOR STRUCTURES AND MEMORY ARRAYS

The present disclosure relates to semiconductor structures, memory arrays, and manufacturing methods thereof. The semiconductor structure includes a first dielectric layer, a semiconductor layer, and a dual gate structure. The semiconductor layer is disposed over the first dielectric layer. The semiconductor layer includes a source region, a drain region, and a body region between the source region and the drain region. The dual gate structure is disposed over the body region. The dual gate structure includes a first gate, a second gate, and a spacing material. The second gate includes a first horizontal section laterally distanced from the first gate. The spacing material is disposed between the first gate and the first horizontal section of the second gate. La présente divulgation concerne des structures semi-conductrices, des matrices de mémoire, et leurs procédés de fabrication. La structure semi-conductrice comprend une première couche diélectrique, une couche semi-conductrice, et une structure à double grille. La couche semi-conductrice est disposée sur la première couche diélectrique. La couche semi-conductrice comprend une région de source, une région de drain, et une région de corps entre la région de source et la région de drain. La structure à double grille est disposée sur la région de corps. La structure à double grille comprend une première grille, une seconde grille, et un matériau d'espacement. La seconde grille comprend une première section horizontale éloignée latéralement de la première grille. Le matériau d'espacement est disposé entre la première grille et la première section horizontale de la seconde grille.