N-WAY FAULT TOLERANT PROCESSING SYSTEM

A processor [102] includes two or more core dies [104] each including one or more processor cores [106, 108]. A first core die of the processor is associated with a first operating system [112] and the processor cores of the first core die execute a set of instructions according to the first operating system to produce a first result. A second core of the processor is associated with a second operating system [112] and the processor cores of the second core of the second core die execute the set of instructions according to the second operating system to produce a second result. The first and second core dies provide the first and second results to a voting circuitry [338] that generates an output based on the first and second results. L'invention concerne un processeur [102] comprenant au moins deux puces de cœur [104] comprenant chacune un ou plusieurs cœurs de processeur [106, 108]. Une première puce de cœur du processeur est associée à un premier système d'exploitation [112] et les cœurs de processeur de la première puce de cœur exécutent un jeu d'instructions conformément au premier système d'exploitation pour produire un premier résultat. Un deuxième cœur du processeur est associé à un deuxième système d'exploitation [112] et les cœurs de processeur du deuxième cœur de la deuxième puce de cœur exécutent le jeu d'instructions conformément au deuxième système d'exploitation pour produire un deuxième résultat. Les première et deuxième puces de cœur fournissent les premier et deuxième résultats à un circuit de vote [338] qui génère une sortie sur la base des premier et deuxième résultats.