APPARATUS FOR CORRECTING TIME SKEW

The present invention provides a time skew correction apparatus for correcting skew by controlling the delay of a data signal and a clock signal. The time skew correction apparatus may comprise: a data path correction unit that performs a first step of, in response to the result of comparing the phases of delayed random data and a delayed clock signal, controlling the delay of the random data, and when the random data is aligned with the clock signal, holds the delay of the random data; and a clock path correction unit that, after the delay of the random data is held, performs a second step of, in response to the result of comparing the phases of the delayed random data and the delayed clock signal, controlling the delay of the clock signal, and controls the delay of the clock signal so that a pre-selected edge of the clock signal is positioned on a pre-configured position of the random data. La présente invention concerne un appareil de correction de décalage temporel permettant de corriger le décalage par commande du retard d'un signal de données et d'un signal d'horloge. L'appareil de correction de décalage temporel peut comprendre : une unité de correction de trajet de données qui effectue une première étape consistant, en réponse au résultat de la comparaison des phases de données aléatoires retardées et d'un signal d'horloge retardé, à commander le retard des données aléatoires, et lorsque les données aléatoires sont alignées avec le signal d'horloge, à maintenir le retard des données aléatoires ; et une unité de correction de trajet d'horloge qui, après le maintien du retard des données aléatoires, effectue une seconde étape consistant, en réponse au résultat de la comparaison des phases des données aléatoires retardées et du signal d'horloge retardé, à commander le retard du signal d'horloge, et à commander le retard du signal d'horloge de telle sorte qu'un bord présélectionné du signal d'horloge est positionné sur une position préconfigurée des données aléatoires. 본 발명은 데이터 신호와 클럭신호의 딜레이를 제어하여 스큐를 보정해주는 타임 스큐 보정 장치를 개시하며, 상기 타임 스큐 보정 장치는 지연된 랜덤 데이터와 지연된 클럭 신호의 위상들을 비교한 결과에 대응하여 상기 랜덤 데이터의 지연을 제어하는 제1 스텝을 수행하고, 상기 클럭 신호에 상기 랜덤 데이터가 정렬되면 상기 랜덤 데이터의 지연을 홀드하는 데이터 패스 보정부; 및 상기 랜덤 데이터의 지연이 홀드된 후, 지연된 상기 랜덤 데이터와 지연된 상기 클럭 신호의 위상들을 비교한 결과에 대응하여 상기 클럭 신호의 지연을 제어하는 제2 스텝을 수행하고, 상기 클럭 신호의 미리 선택된 에지가 상기 랜덤 데이터의 미리 설정된 위치에 위치하도록 상기 클럭 신호의 지연을 제어하는 클럭 패스 보정부;를 포함할 수 있다.