OPEN BLOCK READ ICC REDUCTION

Technology is disclosed herein for a storage system that reduces the Icc during open block reads. A lower than nominal voltage may be applied to the bit lines during open block reads, which reduces Icc. A nominal bit line voltage may be used during closed block reads. The lower than nominal bit line voltage may be combined with using a lower than nominal read pass voltage (Vread) to unprogrammed word lines during the open block read. The lower than nominal Vread has a lower magnitude than a nominal Vread used during a closed block read. Combining the lower than nominal bit line voltage with the lower than nominal Vread to unprogrammed word lines further reduces Icc during open block reads. The ramp rate of Vread may be relaxed (made slower) during at least some open block reads in combination with the lower than nominal bit line voltage. Est divulguée une technologie pour un système de stockage qui réduit l'Icc pendant des lectures de blocs ouverts. Une tension inférieure à la tension nominale peut être appliquée aux lignes de bits pendant des lectures de blocs ouverts, ce qui réduit l'Icc. Une tension nominale de ligne de bits peut être utilisée pendant des lectures de blocs fermés. La tension de ligne de bits nominale inférieure à la tension de ligne de bits nominale peut être combinée à l'utilisation d'une tension de passage de lecture (Vread) nominale inférieure à la tension de passage de lecture nominale sur des lignes de mots non programmées pendant la lecture de bloc ouvert. La Vread inférieure à la Vread nominale présente une amplitude inférieure à celle d'une Vread nominale utilisée pendant une lecture de bloc fermé. La combinaison de la tension de ligne de bits nominale inférieure à la tension de ligne de bits nominale avec la Vread nominale inférieure à la Vread nominale sur des lignes de mots non programmées réduit davantage l'Icc pendant les lectures de blocs ouverts. La vitesse de rampe de la Vread peut être relâchée (rendue plus lente) pendant au moins certaines lectures de blocs ouvertes en combinaison avec la tension de ligne de bits nominale inférieure à la tension de ligne de bits nominale.