LOGICAL SLOT TO DISTRIBUTED HARDWARE SLOT SCHEDULING FOR GRAPHICS WORK

Disclosed techniques relate to assigning graphic work from logical slots of graphics control circuitry to distributed hardware slots of graphics processor sub-units. In some embodiments, control circuitry assigns respective portions of a set of graphics work from a logical slot to distributed hardware slots based on control information for the set of graphics work. When a full number of distributed hardware slots to be utilized by the set of graphics work are not available, control circuitry may assign a proper sub-set of portions of the set of graphics work to available distributed hardware slots. Control circuitry may support allocating any determined integer number of graphics processor sub-units in a range from one processor sub-unit to a total number of processor sub-units included in the apparatus. Sont divulguées des techniques qui concernent l'attribution d'un travail graphique à partir d'emplacements logiques d'un ensemble de circuits de commande graphique vers des emplacements de matériel distribués de sous-unités de processeur graphique. Dans certains modes de réalisation, un ensemble de circuits de commande attribue des parties respectives d'un ensemble de travaux graphiques à partir d'un emplacement logique vers des emplacements de matériel distribués sur la base d'informations de commande pour l'ensemble de travaux graphiques. Lorsqu'un nombre total d'emplacements de matériel distribués à utiliser par l'ensemble de travaux graphiques ne sont pas disponibles, un ensemble de circuits de commande peut attribuer un sous-ensemble approprié de parties de l'ensemble de travaux graphiques à des emplacements de matériel distribués disponibles. Un ensemble de circuits de commande peut prendre en charge l'attribution de tout entier déterminé de sous-unités de processeur graphique dans une plage allant d'une sous-unité de processeur à un nombre total de sous-unités de processeur comprises dans l'appareil.