WAFER STRUCTURE, OPTICAL SENSOR, AND CORRESPONDING METHOD OF PRODUCTION

An objective of the invention is to provide a wafer structure, in particular for an optical sensor, which is cost -efficient and easy to handle during manufacturing, and which provides a high level of ESD protection and electromagnetic compatibility for sensitive circuits. To this end the invention suggests a wafer structure (252), comprising a CMOS wafer (204) and a carrier wafer (220), wherein - the CMOS wafer (204) comprises a semiconductor layer (208) and a dielectric layer (216), said dielectric layer (216) of the CMOS wafer (204) comprising a number of integrated metal layers (218), - the carrier wafer (220) comprises a semiconductor layer (222) and a dielectric layer (226), said dielectric layer (226) of the carrier wafer (220) comprising a number of integrated metal layers (228), - the CMOS wafer (204) is bonded to the carrier wafer (220) such that the dielectric layer (216) of CMOS wafer (204) faces the dielectric layer (226) of the carrier wafer (220) at a bond interface (230), - electrostatic discharge protection circuitry (250) and/or electromagnetic compatibility circuitry for the protection of sensitive circuits within the CMOS wafer - (204) is integrated into the carrier wafer (220), and - at least one through-silicone via (236) reaches through the carrier wafer (220) into the CMOS wafer (204), electrically connecting at least one of the metal layers (228) within the carrier wafer (220) with at least one of the metal layers (218) within the CMOS wafer (204). Un objectif de l'invention est de fournir une structure de tranche, en particulier pour un capteur optique, qui est économique et facile à manipuler pendant la fabrication, et qui fournit un niveau élevé de protection contre les décharges électrostatiques et de compatibilité électromagnétique pour des circuits sensibles. A cet effet, l'invention propose une structure de tranche (252), comprenant une tranche CMOS (204) et une tranche de support (220), la tranche CMOS (204) comprenant une couche semi-conductrice (208) et une couche diélectrique (216), ladite couche diélectrique (216) de la tranche CMOS (204) comprenant un certain nombre de couches métalliques intégrées (218), - la tranche de support (220) comprend une couche semi-conductrice (222) et une couche diélectrique (226), ladite couche diélectrique (226) de la tranche de support (220) comprenant un certain nombre de couches métalliques intégrées (228), - la tranche CMOS (204) est liée à la tranche de support (220) de telle sorte q