NOC ROUTING IN A MULTI-CHIP DEVICE

Embodiments herein describe a multi-chip device that includes multiple ICs with interconnected NoCs. Embodiments herein provided address translation circuitry in the ICs. The address translation circuitry establish a hierarchy where traffic originating for a first IC that is intended for a destination on a second IC is first routed to the address translation circuitry on the second IC which then performs an address translation and inserts the traffic back on the NoC in the second IC but with a destination ID corresponding to the destination. In this manner, the IC can have additional address apertures only to route traffic to the address translation circuitry of the other ICs rather than having address apertures for every destination in the other ICs. Des modes de réalisation de la présente invention concernent un dispositif multi-puces qui comprend de multiples circuits intégrés (CI) avec des réseaux sur puce (NoC) interconnectés. Des modes de réalisation de la présente invention concernent des circuits de traduction d'adresse dans les CI. Les circuits de traduction d'adresse établissent une hiérarchie où le trafic provenant d'un premier CI qui est destiné à une destination sur un second CI est d'abord routé vers les circuits de traduction d'adresse sur le second CI qui effectuent ensuite une traduction d'adresse et insèrent le trafic en retour sur le NoC dans le second CI mais avec un ID de destination correspondant à la destination. De cette manière, le CI peut avoir des ouvertures d'adresse supplémentaires uniquement pour router le trafic vers les circuits de traduction d'adresse des autres CI plutôt que d'avoir des ouvertures d'adresse pour chaque destination dans les autres CI.