ACCELERATING FETCH TARGET QUEUE (FTQ) PROCESSING IN A PROCESSOR

Accelerating fetch target queue (FTQ) processing is disclosed herein. In some aspects, a processor comprises an FTQ and an FTQ acceleration cache (FAC), and is configured to generate a FAC entry corresponding to an FTQ entry of a plurality of FTQ entries of the FTQ, wherein the FTQ entry comprises a...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: JAIN, Saransh, AL SHEIKH, Rami Mohammad, STREETT, Daren Eugene, MCILVAINE, Michael Scott, ARUNACHALAM, Somasundaram
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Accelerating fetch target queue (FTQ) processing is disclosed herein. In some aspects, a processor comprises an FTQ and an FTQ acceleration cache (FAC), and is configured to generate a FAC entry corresponding to an FTQ entry of a plurality of FTQ entries of the FTQ, wherein the FTQ entry comprises a fetch address bundle comprising a plurality of sequential virtual addresses (VAs), and the FAC entry comprises metadata for the FTQ entry. The processor is further configured to receive, using the FTQ, a request to access the FTQ entry. The processor is also configured to, responsive to receiving the request to access the FTQ entry, locate, using the FAC, the FAC entry corresponding to the FTQ entry among a plurality of FAC entries of the FAC. The processor is additionally configured to perform accelerated processing of the request to access the FTQ entry using the metadata of the FAC entry. L'invention concerne l'accélération d'un traitement de file d'attente de cible d'extraction (FTQ). Selon certains aspects, un processeur comprend une file FTQ et un cache d'accélération de file FTQ (FAC) et est configuré pour générer une entrée de cache FAC correspondant à une entrée de file FTQ d'une pluralité d'entrées de file FTQ de la file FTQ, l'entrée de file FTQ comprenant un faisceau d'adresses d'extraction comprenant une pluralité d'adresses virtuelles (VA) séquentielles et l'entrée de cache FAC comprenant des métadonnées pour l'entrée de file FTQ. Le processeur est en outre configuré pour recevoir, à l'aide de la file FTQ, une demande d'accès à l'entrée de file FTQ. Le processeur est également configuré pour, à la suite de la réception de la demande d'accès à l'entrée de file FTQ, localiser, à l'aide du cache FAC, l'entrée de cache FAC correspondant à l'entrée de file FTQ parmi une pluralité d'entrées de cache FAC du cache FAC. Le processeur est en outre configuré pour effectuer un traitement accéléré de la demande d'accès à l'entrée de file FTQ à l'aide des métadonnées de l'entrée de cache FAC.