WEARABLE ELECTRONIC DEVICE AND FUNCTION CONTROL METHOD USING SAME

This wearable electronic device may include: a housing including a first surface, a second surface opposite to the first surface, and a side surface surrounding the first surface and the second surface; a first electrode and a second electrode arranged on the second surface; a third electrode and a...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: JEONG, Daeung, CHANG, Namseok, PARK, Jaehyuck
Format: Patent
Sprache:eng ; fre ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:This wearable electronic device may include: a housing including a first surface, a second surface opposite to the first surface, and a side surface surrounding the first surface and the second surface; a first electrode and a second electrode arranged on the second surface; a third electrode and a fourth electrode arranged on the side surface; and a processor operatively connected to the first electrode, the second electrode, the third electrode, and the fourth electrode. The processor may: repeatedly identify a parasitic impedance value of at least one of the first electrode, the second electrode, the third electrode, and the fourth electrode at designated time points; if the parasitic impedance value of the at least one electrode exceeds a designated first value, identify a resistance value of at least one of the third electrode and the fourth electrode; if the resistance value of at least one of the third electrode and the fourth electrode is less than or equal to a designated second value, identify whether at least one of the third electrode and the fourth electrode is short-circuited; and if a short circuit has occurred in at least one of the third electrode and the fourth electrode due to a conductor, deactivate some functions of the wearable electronic device. La présente invention concerne un dispositif électronique portable qui peut comprendre un boîtier comprenant une première surface, une seconde surface opposée à la première surface, et une surface latérale entourant la première surface et la seconde surface ; une première électrode et une deuxième électrode agencées sur la seconde surface ; une troisième électrode et une quatrième électrode agencées sur la surface latérale ; et un processeur connecté fonctionnellement à la première électrode, à la deuxième électrode, à la troisième électrode et à la quatrième électrode. Le processeur peut identifier de manière répétée une valeur d'impédance parasite d'au moins une électrode parmi la première électrode, la deuxième électrode, la troisième électrode et la quatrième électrode à des instants désignés ; si la valeur d'impédance parasite de l'électrode ou des électrodes dépasse une première valeur désignée, identifier une valeur de résistance d'au moins une électrode parmi la troisième électrode et la quatrième électrode ; si la valeur de résistance d'au moins une électrode parmi la troisième électrode et la quatrième électrode est inférieure ou égale à une seconde valeur désignée, identifier si au