ON-DIE TERMINATION CONFIGURATION FOR INTEGRATED CIRCUIT

A method of configuring an on-die termination circuit in each non-volatile memory die of a plurality of non-volatile memory dice that have one or more pads coupled in common, includes determining, by each of the non-volatile memory dice whether that non-volatile memory die is a target or a non-target for a memory operation; setting, by each of the non-volatile memory die that determines it is a target, a first on-die termination configuration value; setting, by each of the non-volatile memory die that determines it is a non-target, a second on-die termination configuration value; configuring, by each of the target non-volatile memory die, its corresponding on-die termination circuit to provide a first impedance based, at least in part, on the first on-die termination configuration value; and concurrently with the configuring by each target non-volatile memory die, configuring, by each non-target non-volatile memory die, its corresponding on-die termination circuit to provide a second impedance based, at least in part, on the second on-die termination configuration value. L'invention concerne un procédé de configuration d'un circuit de terminaison sur puce dans chaque puce de mémoire non volatile d'une pluralité de puces de mémoire non volatile qui comprennent un ou plusieurs plots couplés en commun, qui consiste à : déterminer, par chacune des puces de mémoire non volatile si cette puce de mémoire non volatile représente une une puce de mémoire non volatile cible ou une puce de mémoire non volatile non-cible pour une opération de mémoire ; régler, par chacune de la puce de mémoire non volatile qui détermine qu'il s'agit d'une puce de mémoire non volatile cible, une première valeur de configuration de terminaison sur puce ; régler, par chacune de la puce de mémoire non volatile qui détermine qu'il s'agit d'une puce de mémoire non volatile non-cible, une seconde valeur de configuration de terminaison sur puce ; configurer, par chacune de la puce de mémoire non volatile cible, son circuit de terminaison sur puce correspondant afin de fournir une première impédance sur la base, au moins en partie, de la première valeur de configuration de terminaison sur puce ; et simultanément avec la configuration par chaque puce de mémoire non volatile cible, configurer, par chaque puce de mémoire non volatile non-cible, son circuit de terminaison sur puce correspondant afin de fournir une seconde impédance sur la base, au moins en partie, de la seconde valeur de configurat