3D DYNAMIC RANDOM ACCESS MEMORY (DRAM) AND METHODS FOR FABRICATING 3D-DRAM
A three-dimensional (3D) dynamic random-access memory (DRAM) includes a substrate and a plurality of nanosheet transistors stacked vertically on a surface of the substrate. Each of the nanosheet transistors comprises a gate, a source, and a drain. A plurality of bitlines is connected to correspondin...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A three-dimensional (3D) dynamic random-access memory (DRAM) includes a substrate and a plurality of nanosheet transistors stacked vertically on a surface of the substrate. Each of the nanosheet transistors comprises a gate, a source, and a drain. A plurality of bitlines is connected to corresponding ones of the drains of the nanosheet transistors on one side of the plurality of nanosheet transistors. A plurality of capacitors is stacked vertically on the substrate, extend parallel to a surface of the substrate, and are connected to corresponding ones of the sources on an opposite side of the plurality of nanosheet transistors.
L'invention concerne une mémoire dynamique à accès aléatoire (DRAM) tridimensionnelle (3D) qui comprend un substrat et une pluralité de transistors à nanofeuilles empilés verticalement sur une surface du substrat. Chacun des transistors à nanofeuilles comprend une grille, une source et un drain. Une pluralité de lignes de bits est raccordée à des drains correspondants des drains des transistors à nanofeuilles sur un côté de la pluralité de transistors à nanofeuilles. Une pluralité de condensateurs sont empilés verticalement sur le substrat, s'étendent parallèlement à une surface du substrat, et sont raccordés à des sources correspondantes des sources sur un côté opposé de la pluralité de transistors à nanofeuilles. |
---|