HYBRID PERFORMANCE MONITORING UNIT (PMU) ENUMERATION

Detailed herein are examples of hybrid (heterogenous) performance monitoring unit enumeration. In some examples, a processor supports an instruction that enumerates performance monitoring unit enumeration. For example, the processor comprises decoder circuitry to decode an instance of a single instruction, the single instruction to include a field for an opcode; and execution circuitry to execute the decoded instruction according to the opcode to return the processor identification and feature information including an enumeration of heterogenous performance monitoring unit capabilities. L'invention concerne des exemples d'énumération d'unités de surveillance de performances hybrides (hétérogènes). Dans certains exemples, un processeur prend en charge une instruction qui énumère l'énumération d'unités de surveillance de performances. Par exemple, le processeur comprend un ensemble de circuits décodeurs pour décoder une instance d'une instruction unique, l'instruction unique comprenant un champ pour un code d'opération ; et un ensemble de circuits d'exécution pour exécuter l'instruction décodée en fonction du code d'opération pour renvoyer des informations d'identification et de caractéristiques de processeur comprenant une énumération de capacités d'unités de surveillance de performances hétérogènes.