REDUCING PARASITIC CAPACITANCE IN A DIFFERENTIAL CASCODE AMPLIFIER

An apparatus is disclosed for reducing parasitic capacitance. In an example aspect, an apparatus includes an amplifier having a differential cascode configuration. Each stack of the amplifier includes a first transistor configured to operate as an input stage and a second transistor configured to op...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: DUTTA, Ranadeep, BELLAOUAR, Abdellatif, CHENG, Chuan-Cheng
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:An apparatus is disclosed for reducing parasitic capacitance. In an example aspect, an apparatus includes an amplifier having a differential cascode configuration. Each stack of the amplifier includes a first transistor configured to operate as an input stage and a second transistor configured to operate as a cascode stage. The first and second transistors each include two channel terminal regions having a doping type that is uniform across the two channel terminal regions. Surfaces of first channel terminal regions of the first and second transistors abut a first and second quantity of electrical contacts, respectively. Second channel terminal regions of the first and second transistors form a floating region at a floating node. Each of the first quantity of electrical contacts and the second quantity of electrical contacts is greater than a third quantity of electrical contacts abutting a surface of the floating region. Un appareil est divulgué afin de réduire une capacité parasite. Selon un aspect donné à titre d'exemple, un appareil comprend un amplificateur présentant une configuration cascode différentielle. Chaque empilement de l'amplificateur comprend un premier transistor configuré pour fonctionner en tant qu'étage d'entrée et un second transistor configuré pour fonctionner en tant qu'étage cascode. Les premier et second transistors comprennent chacun deux régions de borne de canal présentant un type de dopage qui est uniforme à travers les deux régions de borne de canal. Des surfaces de premières régions de borne de canal des premier et second transistors viennent en butée contre des première et deuxième quantités de contacts électriques, respectivement. Des secondes régions de borne de canal des premier et second transistors forment une région flottante au niveau d'un nœud flottant. Chacune de la première quantité de contacts électriques et de la deuxième quantité de contacts électriques est supérieure à une troisième quantité de contacts électriques venant en butée contre une surface de la région flottante.