SEQUENCE GENERATOR
A signal generating circuit (1100) comprising a series of cascade elements (1103a, 1103b), each comprising a cascade input, a cascade output; a clock input, a reset element (1115, 1117), and a first switch (1105a, 1107a) and a second switch (1105b, 1107b) connected in series between a high rail and...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A signal generating circuit (1100) comprising a series of cascade elements (1103a, 1103b), each comprising a cascade input, a cascade output; a clock input, a reset element (1115, 1117), and a first switch (1105a, 1107a) and a second switch (1105b, 1107b) connected in series between a high rail and a low rail. The cascade output is taken from an output node, wherein one of the high rail and the low rail is separated from the output node by both the first switch (1105a, 1107a) and the second switch (1105b, 1107b). The first switch (1105a, 1107a) is driven by the cascade input and the second switch (1105b, 1107b) is driven by the clock input. The cascade element (1103a, 1103b) has a set state and a reset state. The set state connects the cascade output to one of the high rail and the low rail and the reset state connects the cascade output to the other of the high rail and the low rail. The series of cascade elements (1103a, 1103b) comprises a plurality of cascade elements (1103a, 1103b) connected together in series such that any two adjacent cascade elements (1103a, 1103b) are connected at an intermediate node by connecting a cascade output of one cascade element (1103a, 1103b) to the cascade input of the adjacent cascade element (1103a, 1103b). The second switches (1105b, 1107b) of any two adjacent cascade elements (1103a, 1103b) in the series are arranged to be driven to opposite states by the clock input and at least one output signal of the signal generating circuit (1100) is provided by at least one intermediate node.
Un circuit de génération de signal (1100) comprenant une série d'éléments en cascade (1103a, 1103b), comprenant chacun une entrée de cascade, une sortie de cascade ; une entrée d'horloge, un élément de réinitialisation (1115, 1117), ainsi qu'un premier commutateur (1105a, 1107a) et un second commutateur (1105b, 1107b) connectés en série entre un rail haut et un rail bas. La sortie de cascade est prise à partir d'un nœud de sortie, le rail haut et/ou le rail bas étant séparé du nœud de sortie par le premier commutateur (1105a, 1107a) et le second commutateur (1105b, 1107b). Le premier commutateur (1105a, 1107a) est entraîné par l'entrée de cascade et le second commutateur (1105b, 1107b) est entraîné par l'entrée d'horloge. L'élément en cascade (1103a, 1103b) présente un état défini et un état de réinitialisation. L'état défini connecte la sortie de cascade au rail haut et/ou au rail bas et l'état de réinitialisation connecte la sortie de c |
---|