MECHANISM TO REDUCE EXIT LATENCY FOR DEEPER POWER SAVING MODES L2 IN PCIE

Various embodiments include methods and devices for implementing a Peripheral Component Interconnect Express (PCIe) link state transition by a computing device. Embodiments may include comprising retrieving, by a PCIe controller, PCIe link configuration data from a memory for a PCIe link in a fast recovery low power state of a link training status and state machine (LTSSM), and re-initializing, by the PCIe controller, the PCIe link using the PCIe link configuration data retrieved from the memory. Embodiments may further include maintaining the PCIe link configuration data in the memory for the PCIe link in the fast recovery low power state of the LTSSM by providing auxiliary power to PCIe configuration registers for the PCIe controller. Dans divers modes de réalisation comprennent des procédés et des dispositifs pour mettre en œuvre une transition d'état de liaison Express d'interconnexion de composants périphériques (PCIe) par un dispositif informatique. Des modes de réalisation peuvent consister à récupérer, au moyen d'un dispositif de commande PCIe, des données de configuration de liaison PCIe à partir d'une mémoire pour une liaison PCIe dans un état de faible puissance de récupération rapide d'une machine d'état et de niveau d'apprentissage de liaison (LTSSM) et à réinitialiser, au moyen du dispositif de commande PCIe, la liaison PCIe à l'aide des données de configuration de liaison PCIe récupérées à partir de la mémoire. Des modes de réalisation peuvent en outre consister à maintenir les données de configuration de liaison PCIe dans la mémoire pour la liaison PCIe dans l'état de faible puissance de récupération rapide de la machine LTSSM en fournissant une puissance auxiliaire à des registres de configuration PCIe pour le dispositif de commande PCIe.