INTEGRATION OF NANOSHEETS WITH BOTTOM DIELECTRIC ISOLATION AND IDEAL DIODE

Techniques for co-integrating gate-all-around nanosheet devices having bottom dielectric isolation with an ideal vertical P-N-P diode on a common substrate are provided. In one aspect, a semiconductor structure includes: a diode in a first region of a bulk substrate, where the diode includes P-N-P v...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: GREENE, Andrew, FROUGIER, Julien, GAUL, Andrew, CHOU, Anthony
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Techniques for co-integrating gate-all-around nanosheet devices having bottom dielectric isolation with an ideal vertical P-N-P diode on a common substrate are provided. In one aspect, a semiconductor structure includes: a diode in a first region of a bulk substrate, where the diode includes P-N-P vertical implanted layers present in the bulk substrate, and a single source/drain region epitaxial material disposed on the P-N-P vertical implanted layers; and a nanosheet device with a bottom dielectric isolation layer in a second region of the bulk substrate. The nanosheet device can include nanosheet channels and gates that surround a portion of each of the nanosheet channels in a gate-all-around configuration. A method of fabricating the present semiconductor structures is also provided. L'invention concerne des techniques de co-intégration de dispositifs de nanofeuille à grille enrobante ayant une isolation diélectrique inférieure avec une diode P-N-P verticale idéale sur un substrat commun. Selon un aspect, une structure semi-conductrice comprend : une diode dans une première région d'un substrat massif, la diode comprenant des couches implantées verticales P-N-P présentes dans le substrat massif, et un matériau épitaxial de région de source/drain unique disposé sur les couches implantées verticales P-N-P; et un dispositif de nanofeuille ayant une couche d'isolation diélectrique inférieure dans une seconde région du substrat massif. Le dispositif de nanofeuille peut comprendre des canaux de nanofeuille et des grilles qui entourent une partie de chacun des canaux de nanofeuille dans une configuration de grille enrobante. L'invention concerne également un procédé de fabrication des présentes structures semi-conductrices.