REGISTER TO PREDICATE DEPOSIT

There are provided embodiments for converting a bitmask from compressed format to expanded format. The bitmask is stored in a memory register in compressed format. The compressed format excludes placeholder bits. The compressed format includes a single bit per element of a defined vector. The size of the element may vary according to data type, for example, 4, 8, 16 bytes per element. The bitmask in compressed format is converted to expanded format in a single micro-operation. The expanded bitmask may be written to a predicate register. The expanded bitmask includes multiple placeholder bits (which are not used in computations). The size of the expanded bitmask corresponds to the size of the defined vector, including multiple elements of the data type. The expanded bitmask may be used for execution of instructions. For example, the expanded bitmask is used by a vector processor to multiply a sparse matrix by the vector. L'invention fournit des modes de réalisation permettant de convertir un masque binaire d'un format compressé en un format étendu. Le masque binaire est enregistré dans un registre de mémoire dans un format compressé. Le format compressé exclut des bits de paramètre fictif. Le format compressé comprend un seul bit par élément d'un vecteur défini. La taille de l'élément peut varier en fonction du type de données, par exemple 4, 8, 16 octets par élément. Le masque binaire en format compressé est converti en format étendu en une seule microopération. Le masque binaire étendu peut être écrit dans un registre de prédicat. Le masque binaire étendu comprend de multiples bits de paramètre fictif (qui ne sont pas utilisés dans des calculs). La taille du masque binaire étendu correspond à la taille du vecteur défini, comprenant de multiples éléments du type de données. Le masque binaire étendu peut être utilisé pour l'exécution d'instructions. Par exemple, le masque binaire étendu est utilisé par un processeur vectoriel pour multiplier une matrice creuse par le vecteur.