ELECTRONIC DEVICE FOR CONTROLLING CPU CLOCK, OPERATION METHOD THEREOF, AND STORAGE MEDIUM

According to an embodiment, an electronic device may include one or more communication processors including one or more CPUs (411,412,413,414,415,416,417,418). According to an embodiment, the one or more communication processors may be set to enter an RRC_Connected state. According to an embodiment, the one or more communication processors may be set to control the clock level for the one or more CPUs included in the one or more communication processors to be a first CPU clock level corresponding to the RRC_Connected state. According to an embodiment, the one or more communication processors may be set to confirm workload information including at least one of occupancy rate information about the one or more CPUs or traffic information about one or more buses of the one or more communication processors. According to one embodiment, the one or more communication processors may be set to provide the workload information as input to an AI model trained on the basis of training data including an input value of at least one of the occupancy rate information about the CPUs or the traffic information about the buses, and an output value of the CPU clock level. According to an embodiment, the one or more communication processors may be set to confirm a second CPU clock level output from the AI model, the second CPU clock level being confirmed on the basis of providing the workload information as input to the AI model. Various other embodiments are possible. La présente invention porte, selon un mode de réalisation, sur un dispositif électronique qui peut comprendre un ou plusieurs processeurs de communication comprenant une ou plusieurs unités CPU (411, 412, 413, 414, 415, 416, 417, 418). Selon un mode de réalisation, le ou les processeurs de communication peuvent être réglés pour entrer dans un état connecté de commande RRC. Selon un mode de réalisation, le ou les processeurs de communication peuvent être réglés pour commander le niveau d'horloge pour la ou les unités CPU incluses dans le ou les processeurs de communication comme étant un premier niveau d'horloge d'unité CPU correspondant à l'état connecté de commande RRC. Selon un mode de réalisation, le ou les processeurs de communication peuvent être réglés pour confirmer des informations de charge de travail comportant des informations de taux d'occupation concernant la ou les unités CPU et/ou des informations de trafic concernant un ou plusieurs bus du ou des processeurs de communication. Selon un mode de réa