SEMICONDUCTOR DEVICE AND ELECTRONIC APPARATUS

The purpose of the present invention is to improve the production yield. A semiconductor device according to the present invention comprises a base member which has a first bonding surface and a semiconductor chip which has a rectangular second bonding surface; and the second bonding surface of the semiconductor chip and the first bonding surface of the base member are directly bonded to each other. The semiconductor chip is provided with: a multilayer wiring layer that comprises the second bonding surface; and a semiconductor layer that is arranged on a surface of the multilayer wiring layer, the surface being on the reverse side from the second bonding surface side. The multilayer wiring layer comprises a warping suppression layer which extends along at least one side of the second bonding surface and suppresses warping of the semiconductor chip. Le but de la présente invention est d'améliorer le rendement de production. Un dispositif à semi-conducteur selon la présente invention comprend un élément de base qui possède une première surface de liaison et une puce semi-conductrice qui possède une seconde surface de liaison rectangulaire ; la seconde surface de liaison de la puce semi-conductrice et la première surface de liaison de l'élément de base sont directement liées l'une à l'autre. La puce semi-conductrice comprend : une couche de câblage multicouche qui inclut la seconde surface de liaison ; et une couche semi-conductrice disposée sur une surface de la couche de câblage multicouche, la surface étant située sur le côté opposé à celui de la seconde surface de liaison. La couche de câblage multicouche comprend une couche de suppression de gauchissement qui s'étend le long d'au moins un côté de la seconde surface de collage et supprime le gauchissement de la puce semi-conductrice. 製造歩留まりの向上を図る。半導体装置は、第１接合面を有するベース部材と、方形状の第２接合面を有する半導体チップと、を備え、上記半導体チップの上記第２接合面と上記ベース部材の上記第１接合面とが直接接合で接合されている。そして、上記半導体チップは、上記第２接合面を含む多層配線層と、上記多層配線層の上記第２接合面側とは反対側に設けられた半導体層と、を備えている。そして、上記多層配線層は、上記第２接合面の少なくとも一辺に沿って延伸し、かつ上記半導体チップの反りを抑制する反り抑制膜、を含む。