SEMICONDUCTOR ARRANGEMENT COMPRISING A SEMICONDUCTOR ELEMENT, A SUBSTRATE AND BOND CONNECTING MEANS

SEMICONDUCTOR ARRANGEMENT COMPRISING A SEMICONDUCTOR ELEMENT, A SUBSTRATE AND BOND CONNECTING MEANS

Die Erfindung betrifft eine Halbleiteranordnung (2) mit einem Halbleiterelement (4), einem Substrat (6) und Bondverbindungsmitteln (20a, 20b, 20c, 34, 58). Um, im Vergleich zum Stand der Technik, eine verbesserte Verdrahtung zu erreichen, wird vorgeschlagen, dass das Halbleiterelement (4), insbesond...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KÜRTEN, Bernd, ZEYSS, Felix
Format: Patent
Sprache:eng ; fre ; ger
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator KÜRTEN, Bernd
ZEYSS, Felix
description Die Erfindung betrifft eine Halbleiteranordnung (2) mit einem Halbleiterelement (4), einem Substrat (6) und Bondverbindungsmitteln (20a, 20b, 20c, 34, 58). Um, im Vergleich zum Stand der Technik, eine verbesserte Verdrahtung zu erreichen, wird vorgeschlagen, dass das Halbleiterelement (4), insbesondere stoffschlüssig, mit dem Substrat (6) verbunden ist, wobei das Halbleiterelement (4) auf einer dem Substrat (6) abgewandten Seite zumindest eine Kontaktfläche (8) aufweist, wobei zumindest eine Kontaktfläche (8) des Halbleiterelements (4) über zumindest ein erstes Bondverbindungsmittel (20a, 20b, 20c) mit dem Substrat (6) verbunden ist, wobei das zumindest eine erste Bondverbindungsmittel (20a, 20b, 20c) auf der Kontaktfläche (8) jeweils zumindest einen ersten Steppkontakt (22a, 22b, 22c) ausbildet, welcher zwischen einem ersten Loop (24a, 24b, 24c) und einem zweiten Loop (26a, 26b, 26c) des jeweiligen ersten Bondverbindungsmittels (20a, 20b, 20c) angeordnet ist, wobei der erste Loop (24a, 24b, 24c) ein erstes Maximum (28a, 28b, 28c) und der zweite Loop (26a, 26b, 26c) ein zweites Maximum (30a, 30b, 30c) aufweist, wobei ein erster Quer-Loop (32) eines zweiten Bondverbindungsmittels (34) oberhalb des ersten Steppkontakts (22a, 22b, 22c) und, parallel zur Kontaktfläche (8) verlaufend betrachtet, zwischen dem ersten Maximum (28a, 28b, 28c) des ersten Loops (24a, 24b, 24c) und dem zweiten Maximum (30a, 30b, 30c) des zweiten Loops (26a, 26b, 26c) verlaufend angeordnet ist, wobei der erste Quer-Loop (32) des zweiten Bondverbindungsmittels (34), insbesondere vollständig, unterhalb des ersten Maximums (28a, 28b, 28c) des ersten Loops (24a, 24b, 24c) und/oder des zweiten Maximums (30a, 30b, 30c) des zweiten Loops (26a, 26b, 26c) verlaufend angeordnet ist. The invention relates to a semiconductor arrangement (2) comprising a semiconductor element (4), a substrate (6) and bond connecting means (20a, 20b, 20c, 34, 58). In order to achieve improved wiring, in comparison with the prior art, it is proposed that the semiconductor element (4) is connected, in particular integrally bonded, to the substrate (6), the semiconductor element (4) having at least one contact pad (8) on a side facing away from the substrate (6), at least one contact pad (8) of the semiconductor element (4) being connected to the substrate (6) via at least one first bond connecting means (20a, 20b, 20c), the at least one first bond connecting means (20a, 20b, 20c) forming on the contact pad (8) in each
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2023285046A2</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2023285046A2</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2023285046A23</originalsourceid><addsrcrecordid>eNrjZEgOdvX1dPb3cwl1DvEPUnAMCnL0c3f1dfULUXD29w0I8gz29HNXcFRAVebqA1aiA5IIdQoOCXIMcVVw9HNRcAIqAWr083N1DgFp9HV19AvmYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBkbGRhamBiZmjkbGxKkCABGwNVA</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SEMICONDUCTOR ARRANGEMENT COMPRISING A SEMICONDUCTOR ELEMENT, A SUBSTRATE AND BOND CONNECTING MEANS</title><source>esp@cenet</source><creator>KÜRTEN, Bernd ; ZEYSS, Felix</creator><creatorcontrib>KÜRTEN, Bernd ; ZEYSS, Felix</creatorcontrib><description>Die Erfindung betrifft eine Halbleiteranordnung (2) mit einem Halbleiterelement (4), einem Substrat (6) und Bondverbindungsmitteln (20a, 20b, 20c, 34, 58). Um, im Vergleich zum Stand der Technik, eine verbesserte Verdrahtung zu erreichen, wird vorgeschlagen, dass das Halbleiterelement (4), insbesondere stoffschlüssig, mit dem Substrat (6) verbunden ist, wobei das Halbleiterelement (4) auf einer dem Substrat (6) abgewandten Seite zumindest eine Kontaktfläche (8) aufweist, wobei zumindest eine Kontaktfläche (8) des Halbleiterelements (4) über zumindest ein erstes Bondverbindungsmittel (20a, 20b, 20c) mit dem Substrat (6) verbunden ist, wobei das zumindest eine erste Bondverbindungsmittel (20a, 20b, 20c) auf der Kontaktfläche (8) jeweils zumindest einen ersten Steppkontakt (22a, 22b, 22c) ausbildet, welcher zwischen einem ersten Loop (24a, 24b, 24c) und einem zweiten Loop (26a, 26b, 26c) des jeweiligen ersten Bondverbindungsmittels (20a, 20b, 20c) angeordnet ist, wobei der erste Loop (24a, 24b, 24c) ein erstes Maximum (28a, 28b, 28c) und der zweite Loop (26a, 26b, 26c) ein zweites Maximum (30a, 30b, 30c) aufweist, wobei ein erster Quer-Loop (32) eines zweiten Bondverbindungsmittels (34) oberhalb des ersten Steppkontakts (22a, 22b, 22c) und, parallel zur Kontaktfläche (8) verlaufend betrachtet, zwischen dem ersten Maximum (28a, 28b, 28c) des ersten Loops (24a, 24b, 24c) und dem zweiten Maximum (30a, 30b, 30c) des zweiten Loops (26a, 26b, 26c) verlaufend angeordnet ist, wobei der erste Quer-Loop (32) des zweiten Bondverbindungsmittels (34), insbesondere vollständig, unterhalb des ersten Maximums (28a, 28b, 28c) des ersten Loops (24a, 24b, 24c) und/oder des zweiten Maximums (30a, 30b, 30c) des zweiten Loops (26a, 26b, 26c) verlaufend angeordnet ist. The invention relates to a semiconductor arrangement (2) comprising a semiconductor element (4), a substrate (6) and bond connecting means (20a, 20b, 20c, 34, 58). In order to achieve improved wiring, in comparison with the prior art, it is proposed that the semiconductor element (4) is connected, in particular integrally bonded, to the substrate (6), the semiconductor element (4) having at least one contact pad (8) on a side facing away from the substrate (6), at least one contact pad (8) of the semiconductor element (4) being connected to the substrate (6) via at least one first bond connecting means (20a, 20b, 20c), the at least one first bond connecting means (20a, 20b, 20c) forming on the contact pad (8) in each case at least one first stitch contact (22a, 22b, 22c) arranged between a first loop (24a, 24b, 24c) and a second loop (26a, 26b, 26c) of the respective first bond connecting means (20a, 20b, 20c), the first loop (24a, 24b, 24c) having a first maximum (28a, 28b, 28c) and the second loop (26a, 26b, 26c) having a second maximum (30a, 30b, 30c), a first transverse loop (32) of a second bond connecting means (34) being arranged in a manner running above the first stitch contact (22a, 22b, 22c) and, as viewed running parallel to the contact pad (8), between the first maximum (28a, 28b, 28c) of the first loop (24a, 24b, 24c) and the second maximum (30a, 30b, 30c) of the second loop (26a, 26b, 26c), the first transverse loop (32) of the second bond connecting means (34) being arranged, in particular completely, in a manner running below the first maximum (28a, 28b, 28c) of the first loop (24a, 24b, 24c) and/or the second maximum (30a, 30b, 30c) of the second loop (26a, 26b, 26c). L'invention concerne un ensemble semi-conducteur (2) comportant un élément semi-conducteur (4), un substrat (6) et des moyens de connexion par câblage par fils (20a, 20b, 20c, 34, 58). L'invention vise à parvenir à un meilleur câblage, comparativement à l'état de la technique. A cet effet, l'élément semi-conducteur (4) est relié au substrat (6), en particulier par liaison de matière, l'élément semi-conducteur (4) présentant sur une face située à l'opposé du substrat (6) au moins une surface de contact (8), au moins une surface de contact (8) de l'élément semi-conducteur (4) étant reliée au substrat (6) par l'intermédiaire d'au moins un premier moyen de connexion par câblage par fils (20a, 20b, 20c), ledit au moins un premier moyen de connexion par câblage par fils (20a, 20b, 20c) formant dans chaque cas au moins un premier contact à piquer (22a, 22b, 22c) sur la surface de contact (8), lequel est disposé entre une première boucle (24a, 24b, 24c) et une seconde boucle (26a, 26b, 26c) du premier moyen de connexion par câblage par fils (20a, 20b, 20c) respectif, la première boucle (24a, 24b, 24c) présentant un premier maximum (28a, 28b, 28c) et la seconde boucle (26a, 26b, 26c) présentant un second maximum (30a, 30b, 30c), une première boucle transversale (32) d'un second moyen de connexion par câblage par fils (34) étant agencée au-dessus du premier contact à piquer (22a, 22b, 22c) et, vu s'étendant parallèlement à la surface de contact (8), est agencée de manière à s'étendre entre le premier maximum (28a, 28b, 28c) de la première boucle (24a, 24b, 24c) et le second maximum (30a, 30b, 30c) de la seconde boucle (26a, 26b, 26c), la première boucle transversale (32) du second moyen de connexion par câblage par fils (34) étant agencée, en particulier en totalité, en dessous du premier maximum (28 a, 28B, 128c) de la première boucle (24a, 234b, 24c) et/ou du second maximum (30a, 30b, 30c) de la seconde boucle (26a, 236b, 126c).</description><language>eng ; fre ; ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20230119&amp;DB=EPODOC&amp;CC=WO&amp;NR=2023285046A2$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20230119&amp;DB=EPODOC&amp;CC=WO&amp;NR=2023285046A2$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KÜRTEN, Bernd</creatorcontrib><creatorcontrib>ZEYSS, Felix</creatorcontrib><title>SEMICONDUCTOR ARRANGEMENT COMPRISING A SEMICONDUCTOR ELEMENT, A SUBSTRATE AND BOND CONNECTING MEANS</title><description>Die Erfindung betrifft eine Halbleiteranordnung (2) mit einem Halbleiterelement (4), einem Substrat (6) und Bondverbindungsmitteln (20a, 20b, 20c, 34, 58). Um, im Vergleich zum Stand der Technik, eine verbesserte Verdrahtung zu erreichen, wird vorgeschlagen, dass das Halbleiterelement (4), insbesondere stoffschlüssig, mit dem Substrat (6) verbunden ist, wobei das Halbleiterelement (4) auf einer dem Substrat (6) abgewandten Seite zumindest eine Kontaktfläche (8) aufweist, wobei zumindest eine Kontaktfläche (8) des Halbleiterelements (4) über zumindest ein erstes Bondverbindungsmittel (20a, 20b, 20c) mit dem Substrat (6) verbunden ist, wobei das zumindest eine erste Bondverbindungsmittel (20a, 20b, 20c) auf der Kontaktfläche (8) jeweils zumindest einen ersten Steppkontakt (22a, 22b, 22c) ausbildet, welcher zwischen einem ersten Loop (24a, 24b, 24c) und einem zweiten Loop (26a, 26b, 26c) des jeweiligen ersten Bondverbindungsmittels (20a, 20b, 20c) angeordnet ist, wobei der erste Loop (24a, 24b, 24c) ein erstes Maximum (28a, 28b, 28c) und der zweite Loop (26a, 26b, 26c) ein zweites Maximum (30a, 30b, 30c) aufweist, wobei ein erster Quer-Loop (32) eines zweiten Bondverbindungsmittels (34) oberhalb des ersten Steppkontakts (22a, 22b, 22c) und, parallel zur Kontaktfläche (8) verlaufend betrachtet, zwischen dem ersten Maximum (28a, 28b, 28c) des ersten Loops (24a, 24b, 24c) und dem zweiten Maximum (30a, 30b, 30c) des zweiten Loops (26a, 26b, 26c) verlaufend angeordnet ist, wobei der erste Quer-Loop (32) des zweiten Bondverbindungsmittels (34), insbesondere vollständig, unterhalb des ersten Maximums (28a, 28b, 28c) des ersten Loops (24a, 24b, 24c) und/oder des zweiten Maximums (30a, 30b, 30c) des zweiten Loops (26a, 26b, 26c) verlaufend angeordnet ist. The invention relates to a semiconductor arrangement (2) comprising a semiconductor element (4), a substrate (6) and bond connecting means (20a, 20b, 20c, 34, 58). In order to achieve improved wiring, in comparison with the prior art, it is proposed that the semiconductor element (4) is connected, in particular integrally bonded, to the substrate (6), the semiconductor element (4) having at least one contact pad (8) on a side facing away from the substrate (6), at least one contact pad (8) of the semiconductor element (4) being connected to the substrate (6) via at least one first bond connecting means (20a, 20b, 20c), the at least one first bond connecting means (20a, 20b, 20c) forming on the contact pad (8) in each case at least one first stitch contact (22a, 22b, 22c) arranged between a first loop (24a, 24b, 24c) and a second loop (26a, 26b, 26c) of the respective first bond connecting means (20a, 20b, 20c), the first loop (24a, 24b, 24c) having a first maximum (28a, 28b, 28c) and the second loop (26a, 26b, 26c) having a second maximum (30a, 30b, 30c), a first transverse loop (32) of a second bond connecting means (34) being arranged in a manner running above the first stitch contact (22a, 22b, 22c) and, as viewed running parallel to the contact pad (8), between the first maximum (28a, 28b, 28c) of the first loop (24a, 24b, 24c) and the second maximum (30a, 30b, 30c) of the second loop (26a, 26b, 26c), the first transverse loop (32) of the second bond connecting means (34) being arranged, in particular completely, in a manner running below the first maximum (28a, 28b, 28c) of the first loop (24a, 24b, 24c) and/or the second maximum (30a, 30b, 30c) of the second loop (26a, 26b, 26c). L'invention concerne un ensemble semi-conducteur (2) comportant un élément semi-conducteur (4), un substrat (6) et des moyens de connexion par câblage par fils (20a, 20b, 20c, 34, 58). L'invention vise à parvenir à un meilleur câblage, comparativement à l'état de la technique. A cet effet, l'élément semi-conducteur (4) est relié au substrat (6), en particulier par liaison de matière, l'élément semi-conducteur (4) présentant sur une face située à l'opposé du substrat (6) au moins une surface de contact (8), au moins une surface de contact (8) de l'élément semi-conducteur (4) étant reliée au substrat (6) par l'intermédiaire d'au moins un premier moyen de connexion par câblage par fils (20a, 20b, 20c), ledit au moins un premier moyen de connexion par câblage par fils (20a, 20b, 20c) formant dans chaque cas au moins un premier contact à piquer (22a, 22b, 22c) sur la surface de contact (8), lequel est disposé entre une première boucle (24a, 24b, 24c) et une seconde boucle (26a, 26b, 26c) du premier moyen de connexion par câblage par fils (20a, 20b, 20c) respectif, la première boucle (24a, 24b, 24c) présentant un premier maximum (28a, 28b, 28c) et la seconde boucle (26a, 26b, 26c) présentant un second maximum (30a, 30b, 30c), une première boucle transversale (32) d'un second moyen de connexion par câblage par fils (34) étant agencée au-dessus du premier contact à piquer (22a, 22b, 22c) et, vu s'étendant parallèlement à la surface de contact (8), est agencée de manière à s'étendre entre le premier maximum (28a, 28b, 28c) de la première boucle (24a, 24b, 24c) et le second maximum (30a, 30b, 30c) de la seconde boucle (26a, 26b, 26c), la première boucle transversale (32) du second moyen de connexion par câblage par fils (34) étant agencée, en particulier en totalité, en dessous du premier maximum (28 a, 28B, 128c) de la première boucle (24a, 234b, 24c) et/ou du second maximum (30a, 30b, 30c) de la seconde boucle (26a, 236b, 126c).</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZEgOdvX1dPb3cwl1DvEPUnAMCnL0c3f1dfULUXD29w0I8gz29HNXcFRAVebqA1aiA5IIdQoOCXIMcVVw9HNRcAIqAWr083N1DgFp9HV19AvmYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBkbGRhamBiZmjkbGxKkCABGwNVA</recordid><startdate>20230119</startdate><enddate>20230119</enddate><creator>KÜRTEN, Bernd</creator><creator>ZEYSS, Felix</creator><scope>EVB</scope></search><sort><creationdate>20230119</creationdate><title>SEMICONDUCTOR ARRANGEMENT COMPRISING A SEMICONDUCTOR ELEMENT, A SUBSTRATE AND BOND CONNECTING MEANS</title><author>KÜRTEN, Bernd ; ZEYSS, Felix</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2023285046A23</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre ; ger</language><creationdate>2023</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>KÜRTEN, Bernd</creatorcontrib><creatorcontrib>ZEYSS, Felix</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KÜRTEN, Bernd</au><au>ZEYSS, Felix</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SEMICONDUCTOR ARRANGEMENT COMPRISING A SEMICONDUCTOR ELEMENT, A SUBSTRATE AND BOND CONNECTING MEANS</title><date>2023-01-19</date><risdate>2023</risdate><abstract>Die Erfindung betrifft eine Halbleiteranordnung (2) mit einem Halbleiterelement (4), einem Substrat (6) und Bondverbindungsmitteln (20a, 20b, 20c, 34, 58). Um, im Vergleich zum Stand der Technik, eine verbesserte Verdrahtung zu erreichen, wird vorgeschlagen, dass das Halbleiterelement (4), insbesondere stoffschlüssig, mit dem Substrat (6) verbunden ist, wobei das Halbleiterelement (4) auf einer dem Substrat (6) abgewandten Seite zumindest eine Kontaktfläche (8) aufweist, wobei zumindest eine Kontaktfläche (8) des Halbleiterelements (4) über zumindest ein erstes Bondverbindungsmittel (20a, 20b, 20c) mit dem Substrat (6) verbunden ist, wobei das zumindest eine erste Bondverbindungsmittel (20a, 20b, 20c) auf der Kontaktfläche (8) jeweils zumindest einen ersten Steppkontakt (22a, 22b, 22c) ausbildet, welcher zwischen einem ersten Loop (24a, 24b, 24c) und einem zweiten Loop (26a, 26b, 26c) des jeweiligen ersten Bondverbindungsmittels (20a, 20b, 20c) angeordnet ist, wobei der erste Loop (24a, 24b, 24c) ein erstes Maximum (28a, 28b, 28c) und der zweite Loop (26a, 26b, 26c) ein zweites Maximum (30a, 30b, 30c) aufweist, wobei ein erster Quer-Loop (32) eines zweiten Bondverbindungsmittels (34) oberhalb des ersten Steppkontakts (22a, 22b, 22c) und, parallel zur Kontaktfläche (8) verlaufend betrachtet, zwischen dem ersten Maximum (28a, 28b, 28c) des ersten Loops (24a, 24b, 24c) und dem zweiten Maximum (30a, 30b, 30c) des zweiten Loops (26a, 26b, 26c) verlaufend angeordnet ist, wobei der erste Quer-Loop (32) des zweiten Bondverbindungsmittels (34), insbesondere vollständig, unterhalb des ersten Maximums (28a, 28b, 28c) des ersten Loops (24a, 24b, 24c) und/oder des zweiten Maximums (30a, 30b, 30c) des zweiten Loops (26a, 26b, 26c) verlaufend angeordnet ist. The invention relates to a semiconductor arrangement (2) comprising a semiconductor element (4), a substrate (6) and bond connecting means (20a, 20b, 20c, 34, 58). In order to achieve improved wiring, in comparison with the prior art, it is proposed that the semiconductor element (4) is connected, in particular integrally bonded, to the substrate (6), the semiconductor element (4) having at least one contact pad (8) on a side facing away from the substrate (6), at least one contact pad (8) of the semiconductor element (4) being connected to the substrate (6) via at least one first bond connecting means (20a, 20b, 20c), the at least one first bond connecting means (20a, 20b, 20c) forming on the contact pad (8) in each case at least one first stitch contact (22a, 22b, 22c) arranged between a first loop (24a, 24b, 24c) and a second loop (26a, 26b, 26c) of the respective first bond connecting means (20a, 20b, 20c), the first loop (24a, 24b, 24c) having a first maximum (28a, 28b, 28c) and the second loop (26a, 26b, 26c) having a second maximum (30a, 30b, 30c), a first transverse loop (32) of a second bond connecting means (34) being arranged in a manner running above the first stitch contact (22a, 22b, 22c) and, as viewed running parallel to the contact pad (8), between the first maximum (28a, 28b, 28c) of the first loop (24a, 24b, 24c) and the second maximum (30a, 30b, 30c) of the second loop (26a, 26b, 26c), the first transverse loop (32) of the second bond connecting means (34) being arranged, in particular completely, in a manner running below the first maximum (28a, 28b, 28c) of the first loop (24a, 24b, 24c) and/or the second maximum (30a, 30b, 30c) of the second loop (26a, 26b, 26c). L'invention concerne un ensemble semi-conducteur (2) comportant un élément semi-conducteur (4), un substrat (6) et des moyens de connexion par câblage par fils (20a, 20b, 20c, 34, 58). L'invention vise à parvenir à un meilleur câblage, comparativement à l'état de la technique. A cet effet, l'élément semi-conducteur (4) est relié au substrat (6), en particulier par liaison de matière, l'élément semi-conducteur (4) présentant sur une face située à l'opposé du substrat (6) au moins une surface de contact (8), au moins une surface de contact (8) de l'élément semi-conducteur (4) étant reliée au substrat (6) par l'intermédiaire d'au moins un premier moyen de connexion par câblage par fils (20a, 20b, 20c), ledit au moins un premier moyen de connexion par câblage par fils (20a, 20b, 20c) formant dans chaque cas au moins un premier contact à piquer (22a, 22b, 22c) sur la surface de contact (8), lequel est disposé entre une première boucle (24a, 24b, 24c) et une seconde boucle (26a, 26b, 26c) du premier moyen de connexion par câblage par fils (20a, 20b, 20c) respectif, la première boucle (24a, 24b, 24c) présentant un premier maximum (28a, 28b, 28c) et la seconde boucle (26a, 26b, 26c) présentant un second maximum (30a, 30b, 30c), une première boucle transversale (32) d'un second moyen de connexion par câblage par fils (34) étant agencée au-dessus du premier contact à piquer (22a, 22b, 22c) et, vu s'étendant parallèlement à la surface de contact (8), est agencée de manière à s'étendre entre le premier maximum (28a, 28b, 28c) de la première boucle (24a, 24b, 24c) et le second maximum (30a, 30b, 30c) de la seconde boucle (26a, 26b, 26c), la première boucle transversale (32) du second moyen de connexion par câblage par fils (34) étant agencée, en particulier en totalité, en dessous du premier maximum (28 a, 28B, 128c) de la première boucle (24a, 234b, 24c) et/ou du second maximum (30a, 30b, 30c) de la seconde boucle (26a, 236b, 126c).</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre ; ger
recordid cdi_epo_espacenet_WO2023285046A2
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title SEMICONDUCTOR ARRANGEMENT COMPRISING A SEMICONDUCTOR ELEMENT, A SUBSTRATE AND BOND CONNECTING MEANS
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-22T15%3A29%3A11IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=K%C3%9CRTEN,%20Bernd&rft.date=2023-01-19&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2023285046A2%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true