LATENCY-DRIVEN DATA ACTIVITY SCHEME FOR LAYER 2 POWER OPTIMIZATION
According to one aspect of the present disclosure, a baseband chip including a downlink (DL) Layer 2 block is disclosed. The DL Layer 2 block may include a buffer configured to receive a DL Layer 2 protocol data unit (PDU) from a Medium Access Control (MAC) circuit. The DL Layer 2 block may also inc...
Gespeichert in:
Hauptverfasser: | , , , , , , , , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | According to one aspect of the present disclosure, a baseband chip including a downlink (DL) Layer 2 block is disclosed. The DL Layer 2 block may include a buffer configured to receive a DL Layer 2 protocol data unit (PDU) from a Medium Access Control (MAC) circuit. The DL Layer 2 block may also include a microcontroller. The microcontroller may be configured to determine whether a DL Layer 2 processing circuit is active. The microcontroller may be further configured to delay an activation of the DL Layer 2 processing circuit until a trigger event occurs when it is determined that the DL Layer 2 processing circuit is inactive. The DL Layer 2 block may further include a DL Layer 2 processing circuit. The DL Layer 2 processing circuit may be configured to fetch the PDU from the buffer when activated. The DL Layer 2 processing circuit may be further configured to perform Layer 2 processing of the PDU.
Selon un aspect de la présente divulgation, une puce de bande de base comprenant un bloc de couche 2 de liaison descendante (DL) est divulguée. Le bloc de couche 2 de DL peut comprendre un tampon configuré pour recevoir, d'un circuit de commande d'accès au support (MAC), une unité de données de protocole (PDU) de couche 2 de DL. Le bloc de couche 2 de DL peut également comprendre un microcontrôleur. Le microcontrôleur peut être configuré pour déterminer si un circuit de traitement de couche de DL 2 est actif. Le microcontrôleur peut également être configuré pour retarder une activation du circuit de traitement de couche 2 de DL jusqu'à ce qu'un événement de déclenchement se produise lorsqu'il est déterminé que le circuit de traitement de couche de DL 2 est inactif. Le bloc de couche 2 de DL peut également comprendre un circuit de traitement de couche 2 de DL. Le circuit de traitement de couche 2 de DL peut être configuré pour extraire la PDU du tampon lorsqu'il est activé. Le circuit de traitement de couche 2 de DL peut également être configuré pour effectuer un traitement de couche 2 de la PDU. |
---|