PACKAGE ARCHITECTURE WITH VERTICAL STACKING OF INTEGRATED CIRCUIT DIES HAVING PLANARIZED EDGES

Embodiments of an integrated circuit (IC) die comprise: a first region having a first surface and a second surface, the first surface being orthogonal to the second surface; and a second region attached to the first region along a planar interface that is orthogonal to the first surface and parallel...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: MALLIK, Debendra, KARHADE, Omkar G, DESHPANDE, Nitin A, RANADE, Pushkar Sharad, SHARMA, Abhishek A, SUTHRAM, Sagar, GOMES, Wilfred, MAHAJAN, Ravindranath Vithal, MURTHY, Anand S, GHANI, Tahir
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator MALLIK, Debendra
KARHADE, Omkar G
DESHPANDE, Nitin A
RANADE, Pushkar Sharad
SHARMA, Abhishek A
SUTHRAM, Sagar
GOMES, Wilfred
MAHAJAN, Ravindranath Vithal
MURTHY, Anand S
GHANI, Tahir
description Embodiments of an integrated circuit (IC) die comprise: a first region having a first surface and a second surface, the first surface being orthogonal to the second surface; and a second region attached to the first region along a planar interface that is orthogonal to the first surface and parallel to the second surface, the second region having a third surface coplanar with the first surface. The first region comprises: a dielectric material; layers of conductive traces in the dielectric material, each layer of the conductive traces being parallel to the second surface such that the conductive traces are orthogonal to the first surface; conductive vias through the dielectric material; and bondpads on the first surface, the bond-pads comprising portions of the conductive traces exposed on the first surface, and the second region comprises a material different from the dielectric material. Des modes de réalisation d'une puce de circuit intégré comprennent : une première région ayant une première surface et une deuxième surface, la première surface étant orthogonale à la deuxième surface ; et une deuxième région attachée à la première région le long d'une interface plane qui est orthogonale à la première surface et parallèle à la deuxième surface, la deuxième région ayant une troisième surface coplanaire avec la première surface. La première région comprend : un matériau diélectrique ; des couches de pistes conductrices dans le matériau diélectrique, chaque couche de pistes conductrices étant parallèle à la deuxième surface de sorte que les pistes conductrices sont orthogonales à la première surface ; des trous d'interconnexion conducteurs à travers le matériau diélectrique ; et des plots de liaison sur la première surface, les plots de liaison comprenant des parties des pistes conductrices visibles sur la première surface, et la deuxième région comprenant un matériau différent du matériau diélectrique.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2023250224A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2023250224A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2023250224A13</originalsourceid><addsrcrecordid>eNqNysEKgkAQgGEvHaJ6h4HOga31AMM47g6JyjoqeEgktlOUYO9PBj1Ap__wf-voWiFd0DKgJyfKpI1n6EQdtOxVCHOodTFSWCgzkELZelROgcRTIwqpcA0O26-ocizQS79sTi3X22h1Hx9z2P26ifYZK7lDmF5DmKfxFp7hPXSliU1izrExJzwm_6kP2LIznQ</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>PACKAGE ARCHITECTURE WITH VERTICAL STACKING OF INTEGRATED CIRCUIT DIES HAVING PLANARIZED EDGES</title><source>esp@cenet</source><creator>MALLIK, Debendra ; KARHADE, Omkar G ; DESHPANDE, Nitin A ; RANADE, Pushkar Sharad ; SHARMA, Abhishek A ; SUTHRAM, Sagar ; GOMES, Wilfred ; MAHAJAN, Ravindranath Vithal ; MURTHY, Anand S ; GHANI, Tahir</creator><creatorcontrib>MALLIK, Debendra ; KARHADE, Omkar G ; DESHPANDE, Nitin A ; RANADE, Pushkar Sharad ; SHARMA, Abhishek A ; SUTHRAM, Sagar ; GOMES, Wilfred ; MAHAJAN, Ravindranath Vithal ; MURTHY, Anand S ; GHANI, Tahir</creatorcontrib><description>Embodiments of an integrated circuit (IC) die comprise: a first region having a first surface and a second surface, the first surface being orthogonal to the second surface; and a second region attached to the first region along a planar interface that is orthogonal to the first surface and parallel to the second surface, the second region having a third surface coplanar with the first surface. The first region comprises: a dielectric material; layers of conductive traces in the dielectric material, each layer of the conductive traces being parallel to the second surface such that the conductive traces are orthogonal to the first surface; conductive vias through the dielectric material; and bondpads on the first surface, the bond-pads comprising portions of the conductive traces exposed on the first surface, and the second region comprises a material different from the dielectric material. Des modes de réalisation d'une puce de circuit intégré comprennent : une première région ayant une première surface et une deuxième surface, la première surface étant orthogonale à la deuxième surface ; et une deuxième région attachée à la première région le long d'une interface plane qui est orthogonale à la première surface et parallèle à la deuxième surface, la deuxième région ayant une troisième surface coplanaire avec la première surface. La première région comprend : un matériau diélectrique ; des couches de pistes conductrices dans le matériau diélectrique, chaque couche de pistes conductrices étant parallèle à la deuxième surface de sorte que les pistes conductrices sont orthogonales à la première surface ; des trous d'interconnexion conducteurs à travers le matériau diélectrique ; et des plots de liaison sur la première surface, les plots de liaison comprenant des parties des pistes conductrices visibles sur la première surface, et la deuxième région comprenant un matériau différent du matériau diélectrique.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20231228&amp;DB=EPODOC&amp;CC=WO&amp;NR=2023250224A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,778,883,25547,76298</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20231228&amp;DB=EPODOC&amp;CC=WO&amp;NR=2023250224A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>MALLIK, Debendra</creatorcontrib><creatorcontrib>KARHADE, Omkar G</creatorcontrib><creatorcontrib>DESHPANDE, Nitin A</creatorcontrib><creatorcontrib>RANADE, Pushkar Sharad</creatorcontrib><creatorcontrib>SHARMA, Abhishek A</creatorcontrib><creatorcontrib>SUTHRAM, Sagar</creatorcontrib><creatorcontrib>GOMES, Wilfred</creatorcontrib><creatorcontrib>MAHAJAN, Ravindranath Vithal</creatorcontrib><creatorcontrib>MURTHY, Anand S</creatorcontrib><creatorcontrib>GHANI, Tahir</creatorcontrib><title>PACKAGE ARCHITECTURE WITH VERTICAL STACKING OF INTEGRATED CIRCUIT DIES HAVING PLANARIZED EDGES</title><description>Embodiments of an integrated circuit (IC) die comprise: a first region having a first surface and a second surface, the first surface being orthogonal to the second surface; and a second region attached to the first region along a planar interface that is orthogonal to the first surface and parallel to the second surface, the second region having a third surface coplanar with the first surface. The first region comprises: a dielectric material; layers of conductive traces in the dielectric material, each layer of the conductive traces being parallel to the second surface such that the conductive traces are orthogonal to the first surface; conductive vias through the dielectric material; and bondpads on the first surface, the bond-pads comprising portions of the conductive traces exposed on the first surface, and the second region comprises a material different from the dielectric material. Des modes de réalisation d'une puce de circuit intégré comprennent : une première région ayant une première surface et une deuxième surface, la première surface étant orthogonale à la deuxième surface ; et une deuxième région attachée à la première région le long d'une interface plane qui est orthogonale à la première surface et parallèle à la deuxième surface, la deuxième région ayant une troisième surface coplanaire avec la première surface. La première région comprend : un matériau diélectrique ; des couches de pistes conductrices dans le matériau diélectrique, chaque couche de pistes conductrices étant parallèle à la deuxième surface de sorte que les pistes conductrices sont orthogonales à la première surface ; des trous d'interconnexion conducteurs à travers le matériau diélectrique ; et des plots de liaison sur la première surface, les plots de liaison comprenant des parties des pistes conductrices visibles sur la première surface, et la deuxième région comprenant un matériau différent du matériau diélectrique.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNysEKgkAQgGEvHaJ6h4HOga31AMM47g6JyjoqeEgktlOUYO9PBj1Ap__wf-voWiFd0DKgJyfKpI1n6EQdtOxVCHOodTFSWCgzkELZelROgcRTIwqpcA0O26-ocizQS79sTi3X22h1Hx9z2P26ifYZK7lDmF5DmKfxFp7hPXSliU1izrExJzwm_6kP2LIznQ</recordid><startdate>20231228</startdate><enddate>20231228</enddate><creator>MALLIK, Debendra</creator><creator>KARHADE, Omkar G</creator><creator>DESHPANDE, Nitin A</creator><creator>RANADE, Pushkar Sharad</creator><creator>SHARMA, Abhishek A</creator><creator>SUTHRAM, Sagar</creator><creator>GOMES, Wilfred</creator><creator>MAHAJAN, Ravindranath Vithal</creator><creator>MURTHY, Anand S</creator><creator>GHANI, Tahir</creator><scope>EVB</scope></search><sort><creationdate>20231228</creationdate><title>PACKAGE ARCHITECTURE WITH VERTICAL STACKING OF INTEGRATED CIRCUIT DIES HAVING PLANARIZED EDGES</title><author>MALLIK, Debendra ; KARHADE, Omkar G ; DESHPANDE, Nitin A ; RANADE, Pushkar Sharad ; SHARMA, Abhishek A ; SUTHRAM, Sagar ; GOMES, Wilfred ; MAHAJAN, Ravindranath Vithal ; MURTHY, Anand S ; GHANI, Tahir</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2023250224A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2023</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>MALLIK, Debendra</creatorcontrib><creatorcontrib>KARHADE, Omkar G</creatorcontrib><creatorcontrib>DESHPANDE, Nitin A</creatorcontrib><creatorcontrib>RANADE, Pushkar Sharad</creatorcontrib><creatorcontrib>SHARMA, Abhishek A</creatorcontrib><creatorcontrib>SUTHRAM, Sagar</creatorcontrib><creatorcontrib>GOMES, Wilfred</creatorcontrib><creatorcontrib>MAHAJAN, Ravindranath Vithal</creatorcontrib><creatorcontrib>MURTHY, Anand S</creatorcontrib><creatorcontrib>GHANI, Tahir</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>MALLIK, Debendra</au><au>KARHADE, Omkar G</au><au>DESHPANDE, Nitin A</au><au>RANADE, Pushkar Sharad</au><au>SHARMA, Abhishek A</au><au>SUTHRAM, Sagar</au><au>GOMES, Wilfred</au><au>MAHAJAN, Ravindranath Vithal</au><au>MURTHY, Anand S</au><au>GHANI, Tahir</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>PACKAGE ARCHITECTURE WITH VERTICAL STACKING OF INTEGRATED CIRCUIT DIES HAVING PLANARIZED EDGES</title><date>2023-12-28</date><risdate>2023</risdate><abstract>Embodiments of an integrated circuit (IC) die comprise: a first region having a first surface and a second surface, the first surface being orthogonal to the second surface; and a second region attached to the first region along a planar interface that is orthogonal to the first surface and parallel to the second surface, the second region having a third surface coplanar with the first surface. The first region comprises: a dielectric material; layers of conductive traces in the dielectric material, each layer of the conductive traces being parallel to the second surface such that the conductive traces are orthogonal to the first surface; conductive vias through the dielectric material; and bondpads on the first surface, the bond-pads comprising portions of the conductive traces exposed on the first surface, and the second region comprises a material different from the dielectric material. Des modes de réalisation d'une puce de circuit intégré comprennent : une première région ayant une première surface et une deuxième surface, la première surface étant orthogonale à la deuxième surface ; et une deuxième région attachée à la première région le long d'une interface plane qui est orthogonale à la première surface et parallèle à la deuxième surface, la deuxième région ayant une troisième surface coplanaire avec la première surface. La première région comprend : un matériau diélectrique ; des couches de pistes conductrices dans le matériau diélectrique, chaque couche de pistes conductrices étant parallèle à la deuxième surface de sorte que les pistes conductrices sont orthogonales à la première surface ; des trous d'interconnexion conducteurs à travers le matériau diélectrique ; et des plots de liaison sur la première surface, les plots de liaison comprenant des parties des pistes conductrices visibles sur la première surface, et la deuxième région comprenant un matériau différent du matériau diélectrique.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO2023250224A1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title PACKAGE ARCHITECTURE WITH VERTICAL STACKING OF INTEGRATED CIRCUIT DIES HAVING PLANARIZED EDGES
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-17T01%3A12%3A31IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=MALLIK,%20Debendra&rft.date=2023-12-28&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2023250224A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true