ULTRA-LOW POWER D FLIP-FLOP WITH REDUCED CLOCK LOAD
A latch for a flip-flop or other circuit which requires fewer signal inputs than prior latch designs to reduce power consumption. The latch comprises a first transistor set is switching element and is configured to receive clock signals from a clock network and an input signal. A second transistor r...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A latch for a flip-flop or other circuit which requires fewer signal inputs than prior latch designs to reduce power consumption. The latch comprises a first transistor set is switching element and is configured to receive clock signals from a clock network and an input signal. A second transistor receives the input signal from the first transistor set and is configured as a first data buffer to create a latch output. A feedback path includes a third transistor set in series with a resistor or transistor pair. The feedback path receives the latch output and generates a feedback signal, which is provided to the first transistor set. The resistor or transistor pair is selected to establish the feedback signal at a magnitude that is sufficiently large to maintain the state of the latch but sufficiently small to allow a change in the input signal to change the latch output.
La présente divulgation concerne un verrou pour une bascule ou un autre circuit qui nécessite moins d'entrées de signal que les conceptions de verrou antérieures pour réduire la consommation d'énergie. Le verrou comprend un premier ensemble de transistors qui est un élément de commutation et est configuré pour recevoir des signaux d'horloge provenant d'un réseau d'horloge et d'un signal d'entrée. Un deuxième transistor reçoit le signal d'entrée provenant du premier ensemble de transistors et est configuré en tant que premier tampon de données pour créer une sortie de verrouillage. Un trajet de rétroaction comprend un troisième transistor installé en série avec une résistance ou une paire de transistors. Le trajet de rétroaction reçoit la sortie de verrou et génère un signal de rétroaction, qui est fourni au premier ensemble de transistors. La résistance ou la paire de transistors est sélectionnée pour établir le signal de rétroaction à une amplitude qui est suffisamment grande pour maintenir l'état du verrou mais suffisamment faible pour permettre un changement du signal d'entrée pour changer la sortie de verrou. |
---|