ONE-TIME PROGRAMMABLE (ROTP) NVM

In an embodiment, a method includes: receiving a first program bit address associated with a plurality of redundant bit addresses and a first transistor-based memory cell, where the plurality of redundant bit addresses are each associated with a respective transistor-based memory cell; providing a p...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SOFER, Yair, YOGEV, Yoav, HE, Yi, GIVANT, Amichai
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:In an embodiment, a method includes: receiving a first program bit address associated with a plurality of redundant bit addresses and a first transistor-based memory cell, where the plurality of redundant bit addresses are each associated with a respective transistor-based memory cell; providing a programing pulse to a first word line coupled to the first transistor-based memory cell to write a first write value to the first transistor-based memory cell; reading a first bit value from the first transistor-based memory cell; reading redundant bit values from transistor-based memory cells associated with the plurality of redundant bit addresses; when one of the first bit value and the redundant bit values do not match the first write value, determining a majority bit value based on the first bit value and on the redundant bit values; and asserting a flag signal when the majority bit value does not match the first write value. Dans un mode de réalisation, l'invention concerne un procédé qui consiste à : recevoir une première adresse de bit de programme associée à une pluralité d'adresses de bits redondantes et une première cellule de mémoire à base de transistor, la pluralité d'adresses de bits redondantes étant chacune associées à une cellule de mémoire à base de transistor respective ; fournir une impulsion de programmation à une première ligne de mots couplée à la première cellule de mémoire à base de transistor afin d'écrire une première valeur d'écriture dans la première cellule de mémoire à base de transistor ; lire une première valeur de bit à partir de la première cellule de mémoire à base de transistor ; lire des valeurs de bits redondantes dans des cellules de mémoire à base de transistor associées à la pluralité d'adresses de bits redondantes ; lorsque l'une de la première valeur de bit et des valeurs de bits redondantes ne correspondent pas à la première valeur d'écriture, déterminer une valeur de bit majoritaire sur la base de la première valeur de bit et des valeurs de bits redondantes ; et affirmer un signal indicateur lorsque la valeur de bit majoritaire ne correspond pas à la première valeur d'écriture.