DIE-TO-DIE CONNECTIVITY MONITORING WITH A CLOCKED RECEIVER

An I/O sensor including: a programmable delay line; a delayed sampling device having the following inputs: (a) a data signal that also serves as an input to a reference clocked receiver that is configured to sample the data signal received from an interconnect lane between two integrated circuits (ICs) of a multi-IC module, and (b) a delayed clock signal received from the programmable delay line, wherein the delayed clock signal is a delayed version of a clock signal that clocks the reference clocked receiver; a comparison circuits configured to compare a data signal output of the delayed sampling device and a data signal output of the reference clocked receiver; and a controller configured, based on a comparison result of the comparison circuit and on the amount of delay that caused it, to estimate a quality of connectivity between the two ICs over the interconnect lane. Un capteur d'E/S comprend : une ligne de retard programmable ; un dispositif d'échantillonnage retardé ayant les entrées suivantes : (a) un signal de données qui sert également d'entrée à un récepteur synchronisé de référence qui est conçu pour échantillonner le signal de données reçu d'une voie d'interconnexion entre deux circuits intégrés (IC) d'un module multi-IC, et (b) un signal d'horloge retardé reçu de la ligne de retard programmable, le signal d'horloge retardé étant une version retardée d'un signal d'horloge qui synchronise le récepteur synchronisé de référence ; un circuit de comparaison conçu pour comparer une sortie de signal de données du dispositif d'échantillonnage retardé et une sortie de signal de données du récepteur synchronisé de référence ; et un dispositif de commande conçu, sur la base d'un résultat de comparaison du circuit de comparaison et de la quantité de retard qui l'a provoqué, pour estimer une qualité de connectivité entre les deux IC sur la voie d'interconnexion.