SYSTEMS AND METHODS FOR FLUSH PLUS RELOAD CACHE SIDE-CHANNEL ATTACK MITIGATION

Systems and methods related to flush plus reload cache side-channel attack mitigation are described. An example method for mitigating a side-channel timing attack in a system including a processor having at least one cache is described. The method includes receiving a first instruction, where the first instruction, when executed by the processor, is configured to flush at least one cache line from the at least one cache associated with the processor. The method further includes, prior to execution of the first instruction by the processor, automatically mapping the first instruction to a second instruction such that the at least one cache line is not flushed from the at least one cache even in response to receiving the first instruction. L'invention concerne des systèmes et des procédés associés à une mitigation d'attaque de canal latéral de mémoire cache par vidange et rechargement. Un procédé donné à titre d'exemple pour mitiger une attaque de synchronisation de canal latéral dans un système comprenant un processeur ayant au moins une mémoire cache est décrit. Le procédé comprend les étapes consistant à recevoir une première instruction, la première instruction, lorsqu'elle est exécutée par le processeur, étant configurée pour vidanger au moins une ligne de mémoire cache à partir de la ou les mémoires cache associées au processeur. Le procédé comprend en outre, avant l'exécution de la première instruction par le processeur, le mappage automatique de la première instruction à une seconde instruction de telle sorte que la ou les lignes de mémoire cache ne sont pas vidangées à partir de la ou des mémoires caches même en réponse à la réception de la première instruction.