MICROCELL LIBRARY FOR IMPLEMENTATION OF COMPUTATIONAL LOGIC USING DIGITAL VLSI SYSTEMS
A microcell library including a plurality of microcells is provided for implementing subscalar digital arithmetic computing paradigm. Each of the plurality of microcells may implement a primitive logic and has a uniform interface with three input operands at an input interface and two output operand...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A microcell library including a plurality of microcells is provided for implementing subscalar digital arithmetic computing paradigm. Each of the plurality of microcells may implement a primitive logic and has a uniform interface with three input operands at an input interface and two output operands at an output interface. The two output operands in a clock cycle are latched to one or more output registers. Each microcell is configured to perform one of a partial arithmetic operation based on the three input operands to generate the two output operands, or a logical operation based on at least two of the three input operands to generate at least one of the two output operands. Each of the three input operands and each of the two output operands have a uniform pre-defined valency.
L'invention concerne une bibliothèque de microcellules comprenant une pluralité de microcellules, ladite bibliothèque de microcellules permettant de mettre en œuvre un paradigme de calcul arithmétique numérique subscalaire. Chaque microcellule de la pluralité de microcellules peut mettre en œuvre une logique primitive et présente une interface uniforme dotée de trois opérandes d'entrée au niveau d'une interface d'entrée et de deux opérandes de sortie au niveau d'une interface de sortie. Les deux opérandes de sortie dans un cycle d'horloge sont verrouillés à un ou plusieurs registres de sortie. Chaque microcellule est configurée pour effectuer une opération arithmétique partielle sur la base des trois opérandes d'entrée afin de générer les deux opérandes de sortie, ou une opération logique basée sur au moins deux des trois opérandes d'entrée afin de générer au moins l'un des deux opérandes de sortie. Chacun des trois opérandes d'entrée et chacun des deux opérandes de sortie a une valence prédéfinie uniforme. |
---|