REDUCING LATENCY OF CHANGING AN OPERATING STATE OF A PROCESSOR FROM A LOW-POWER STATE TO A NORMAL-POWER STATE

Techniques are described herein that are capable of reducing latency of changing an operating state of a processor from a low-power state to a normal-power state. For example, providing a notification from a hardware system to the processor or receiving the notification at the processor, indicating that a transaction layer packet will be provided to the processor at a future time, may trigger the processor to change the operating state from the low-power state to the normal-power state. In another example, receipt of a transaction layer packet at the processor from a hardware system may trigger the processor to change the operating state from the low-power state to the normal-power state. L'invention concerne des techniques pouvant réduire la latence d'un changement d'un état de fonctionnement d'un processeur d'un état de faible puissance à un état de puissance normale. Par exemple, fournir une notification provenant d'un système matériel au processeur ou recevoir la notification au niveau du processeur, indiquant qu'un paquet de couche de transaction sera fourni au processeur à un moment futur, peut amener le processeur à changer l'état de fonctionnement de l'état de faible puissance à l'état de puissance normale. Dans un autre exemple, recevoir un paquet de couche de transaction au niveau du processeur en provenance d'un système matériel peut amener le processeur à changer l'état de fonctionnement de l'état de faible puissance à l'état de puissance normale.